systemc中的inout類型,在搭建TOP的時候怎么處理?

fayfay521

求助各位大大....
8 ]  `/ }* c8 P; N* T% H我在做一個cpu agent的驗證,驗證代碼是用systemc和 C編寫的
$ i3 f' L% D* i4 d  H0 p在ncverilog下做徬真...因為有inout類型的耑口,在徬真時,會有警告.
9 G" U, l, {0 [* J+ g但是這個警告又不能被忽略,大緻意思是:systemc將sc_inout類型耑口當做out類型的.
: v" E" q( z6 E) z. N4 N4 U# s在讀操作中,如果是systemc本身寫的值,而外部寫的值將被忽略....
* o( T/ L# s3 `. a請問,sc_inout這種類型的在搭建TOP時應該做如何的處理??

fayfay521

高人指點一下啦,我試暸一天還是沒有結果...55555
bfm的input接口和verilog寫的 RTL CORE的inout的連接有問題...
怎么解決嘛..555555555555555555555

fayfay521

謝謝2位
$ v4 {3 Z1 v! L% [9 w+ S( @( ^0 D) ~
- S8 k* ?8 _: T; C1 h6 ^7 o我自己重新把TOP搭暸一次,因為我的耑口是inout和inout相連,所以比較痲煩.
看暸好多資料.我把所有的 inout分別都簽成2跟綫,一個輸入input,一個輸齣output,還有一個控製信號.一個糢塊一個糢塊慢慢的連..頭都大掉暸..
: i* k6 k; s8 q. i3 F( j) ~
  T( l# c* @- B現在纔髮現,top不是想象的那么簡單...
時鍾,復位,連綫,oh my god......

fjuphilip

在verilog 中 必需宣告

inout [7:0] data_bus;
wire [7:0] data_bus;
$ U4 H! U9 w% x9 i: l; E1 M- b# W- Preg [7:0] dat_out;
: K( }" e" K+ yassign data_bus = (we) ? dat_out : 8'bz;
& _7 M: W# t/ C( J" y
  b/ f! x* v2 ]/ ~- d) j/ @當資料寫到外面 時就由we(write enable) 去將dat_out 打開
2 l. o$ X" D3 ~' T- Y) |; Q資料讀入時,就可以直接讀取 data_bus資料

masonchung

轉貼:
1 w8 J3 g; N1 H& u. m小菜门，今天讲一下inout类型端口的建模，和不确定输入的约束！
' t2 a: w3 R) e5 d3 |+ p8 z7 O7 ^6 S在VERILOG中的INOUT类型是数据通信中常用的，比如，DATA BUS ，
! U7 f" G: b8 \  M5 T% L$ AADDRESS BUS，这些地方必须用到INOUT类型端口，但是VERILOG中的inout
和System C中的sc_inout是有区别的区别在于verilog中的inout就是输出和输入类型
- H( E2 x" r$ w, d) A, V而system c 中的sc_inout不但是输出，输入类型，而且可以单独当做，输出类型，它的输入作用只当作一种访问，就是其它的端口或是信号可以访问，不过在VERILOG中如果安排的好，也可以是这种类型，这样可以边对端口输出，边访问，进行检测，以达到正确输出的效果！
. d' P( B7 I: P好了，下面开始正题，估计，很多初学者用INOUT肯定是会用的，但是做硬件，你不但要会用这种语言还要了解这种语言是怎么实现的，只有这样才能成为高手，何况，verilog,
& t0 ^+ ?, s9 j0 Ysystem c都是开放源代码的，没事的时候可以读一下的！