|
不知道在這裡問對不對,請問一下,下面這個 書上的 "hello verilog" 例子在modelsim環境下怎麼下command才能link 並且可以產生結果呢) a4 l4 J+ T, \; \& |
& N" A2 u. C8 g/ R; L# n9 c看usermannual 的語法說明不太了解 不知道哪位大大可以告知一下呢 先謝謝各位了) L, B, i: I# f T4 S' a1 x
) ]6 n; D8 H( `, P% P- T************************************************************
- n; W6 p3 u( E t( S. q#include "veriuser.h" /*include the file provided in the release dir */9 G* Y# l7 D, A y4 t
5 v3 v: ~0 U4 e4 A9 U
int hello_verilog()
; n( f/ o# q9 U* i& n{8 Q2 N3 o6 [+ C1 C0 o) o
io_printf("Hello Verilog World\n";( K9 H. N" y, _
}
& U& E- K' s- j! x3 N( ~+ ?; I*************************************************************& y9 }0 C, s3 v6 e% _# V
2 m+ G) M, f* F
6 j6 t }' Y8 [" G. L
7 E9 V5 Q' R# b" P! J* n: K/ o# ~# P4 s9 F! A) ^
+ k& g2 \8 l! @% C7 J$ \
***************************************************************7 z# C- b0 v% V' b& ^% e3 r5 b
module hello_top;/ ~4 W, M) B9 A- X6 P
8 o9 V6 H9 e, U6 _( Einitial
* _/ h ]2 u3 Z* @4 s. p, | $hello_verilog; //Invoke the user defined task $hello_verilog( k6 i+ i' N4 |3 ]: N* W
6 ]" Y# R) p" X) q# v! B. bendmodule* f1 ]6 ?7 ?% E$ t/ I
***************************************************************** |
|