Xilinx Virtex-4/5 有獎(講)問答

mister_liu · 發表於 2011-10-27 09:21:04

Virtex-7 2000T FPGA 突破摩爾定律，採用2.5D IC堆疊式矽晶互連技術整合68億個電晶體，容量是他牌元件的2倍

圖說：賽靈思全球品質控管和新產品導入資深副總裁暨亞太區執行總裁湯立人(左)介紹新產品Virtex-7 2000T FPGA，產品市場行銷總監Brent Przybus(中)與亞太區銷售暨行銷部門總監張宇清(右)。)

全球可編程平台領導廠商美商賽靈思 (Xilinx, Inc.(NASDAQ：XLNX) 今(26)日宣佈，首批全球最高容量的Virtex®-7 2000T現場可編程邏輯閘陣列 (FPGA) 已開始出貨；這款全球最高容量的可編程邏輯元件內含68億個電晶體，提供高達200萬個邏輯單元，等同於2,000萬個ASIC邏輯閘，讓客戶更容易進行系統整合、取代ASIC和著手ASIC原型開發與模擬工作。

Virtex®-7 2000T是首款2.5D IC堆疊技術的應用，其中藉由賽靈思的堆疊式矽晶互連技術提供全球最高的容量，是其他同類型元件容量的兩倍，並大幅超越摩爾定律對單顆28奈米FPGA邏輯容量的限制。若採用賽靈思的Virtex-7 2000T FPGA取代大容量ASIC元件，客戶可以相約的成本，但只需三分之一的時間成功設計各種整合式系統，可有效增加系統頻寬和透過減少I/O互連來降低功耗，並加快先進的ASIC系統之原型開發與模擬作業。

mister_liu · 發表於 2011-10-27 09:21:29

賽靈思公司可編程平台開發事業部資深副總裁Victor Peng表示：「Virtex-7 2000T FPGA無論對賽靈思的創新歷程和產業合作經驗，都是一項重大的里程碑。這款新產品對我們客戶極重要，若沒有堆疊式矽晶互連技術，即使FPGA跨入下個世代，也可能無法擁有這麼高的容量。此項技術可立刻在既有的各項設計中加入全新功能，而不需要ASIC元件；可將三顆或五顆FPGA整合成單一的FPGA 而減低成本；或者可以使用我們最大型的FPGA ，比一般世代交接所需的時程至少早一年時間投入原型開發和設計系統模擬器。」

以往同一FPGA系列中最高容量的元件都是最後才出貨給客戶的產品，原因是新的半導體製程必須要經過一段時間才能投產，每片晶圓也必須達到合格的良率，才能讓具備最高容量的元件達到符合經濟效益的生產狀態。賽靈思的堆疊式矽晶互連技術可將四顆獨立的FPGA晶粒在被動式矽中介層互連，打造全球最完美的高容量單顆可編程邏輯元件。

安謀國際科技公司設計技術與自動化部門副總裁John Goodenough表示：「我們ARM®很榮幸能與賽靈思合作，將這款領先同級產品的Virtex-7 2000T元件建置在ARM的驗證基礎架構中。這款全新的元件提供了彈性且鎖定特定目標的模擬架構，大幅提升容量，讓我們能更容易為下一代的處理器進行完整的系統驗證。」

Virtex-7 2000T 元件提供整合平台，協助設備製造商降低功耗、提高性能與容量。藉由去除電路板上不同IC的I/O介面，有效地降低系統的整體功耗。另外，由於電路板上使用較少的IC元件，客戶還能降低材料清單、測試及開發週期的成本。由於晶粒並列在被動式矽中介層中，因此這項技術能克服多個晶粒層層堆疊所衍生的功耗與可靠度問題。中介層中內的每顆晶粒之間有超過一萬個高速互連點，提供眾多應用所需的高效能整合度。

mister_liu · 發表於 2011-10-27 09:21:40

Virtex-7 2000T FPGA為客戶提供以往只有高容量ASIC元件才有的容量、性能及功耗，更具備了各種可重新編程的優點。在越來越多系統和市場中，ASIC的發展受到經濟因素的不利影響，然而Virtex-7 2000T提供一個可擴充的獨特替代方案，降低了因重新設計帶來的風險，並省下28奈米客制化IC動輒超過5,000萬美元的NRE成本。

賽靈思所有28奈米元件包括 Artix™-7、Kintex™-7、Virtex®-7 FPGA及Zynq™-7000 EPP ，均採用統一架構支援設計工作，讓客戶能在不同系列元件上重複使用既有的IP。這些元件均採用台積電28奈米HPL(低功耗的高介電金屬閘極)製程技術，讓FPGA的靜態功耗比其他同類元件少50%。隨著元件容量持續攀升，具備低靜態功耗的FPGA越顯重要，採用28奈米HPL的Virtex-7 2000T元件，遠比其他採用多顆FPGA的方案耗用較少的功耗。

更多詳情
Virtex-7 V2000T FPGA初期工程樣品已開始供貨。客戶現在可善用7系列FPGA在價格、性能和低功耗方面的優勢，著手進行設計工作。欲知更多詳細資訊，請至http://www.xilinx.com/virtex7參看首款Virtex-7 2000T元件展示說明，這款元件透過少量電力即可使用晶片內部70%以上的資源，用電量遠低於其他運用多顆FPGA建置的設計。

mister_liu · 發表於 2011-10-27 09:23:14

1. 賽靈思今天宣佈甚麼產品？
賽靈思公司宣佈首批全球最高容量的Virtex®-7 2000T現場可編程邏輯閘陣列 (FPGA) 已開始出貨；這款全球最高容量的可編程邏輯元件內含68億個電晶體，提供高達200萬個邏輯單元，等同於2,000萬個ASIC邏輯閘。Virtex®-7 2000T也是採用賽靈思獨特堆疊式矽晶互連(SSI)技術的首款出貨產品。

2. 這次的產品對賽靈思的客戶有什麼重要性？
Virtex-7 2000T FPGA的容量不僅是其他同類型元件的兩倍之多，更可提供更好的系統整合度、ASIC原型開發及取代ASIC元件的功能；這是一般採用28奈米製程的單一元件無法達成的。此外，賽靈思推出最大型28奈米FPGA元件的時程，遠遠超越一般單顆元件可達到同等容量的時程。

3. 為什麼ASIC原型開發與模擬是Vitex-7 2000T元件的主要市場？
客戶期望能盡早取得最高容量的FPGA來進行ASIC原型開發與模擬工作，原因是軟體開發往往是複雜的系統開發流程中最耗時的一個環節。如果要等ASIC開發工作完成後才開發軟體，這會將整個系統開發的時間延後長達兩年。透過Virtex-7 2000T原型開發與模擬平台，開發人員即可在ASIC開發完成之前，提早進行SoC的軟體開發工作。

4. Virtex-7 2000T元件如何協助系統整合廠商達成目標?
設備製造商面臨的挑戰是在提升下一代系統和性能和功能的同時，還必須降低功耗。其中一個可以達成這項目標方法是透過系統整合，去除電路板上不同IC之間的I/O介面來降低功耗。這是因為功耗會隨著I/O介面的數量增加，而且與I/O數量及讓I/O的性能成正比關係，因此效能越高的設計就表示系統中IC的數量越多，功耗也會越高。此外，使用的IC數量越多，各元件之間分割獨立設計時所面臨的挑戰也越嚴苛，因而會延長研發週期，提高測試成本。而採用Virtex-7 2000T元件則可以避免這些問題。

由於不必透過I/O(平行或序列)來驅動晶片外部元件、也無需透過電路板上的線路連結鄰近的FPGA；以往通訊、醫療、測試與量測、航太、以及高效能運算等領域的研發業者在系統中必須使用多個FPGA，因此他們都因為現在FPGA晶粒之間的互連能夠做到高頻寬、低延遲率和省電而感到振奮。

mister_liu · 發表於 2011-10-27 09:23:39

5. Virtex-7 2000T如何能取代ASIC?
在28奈米製程技術節點中，ASIC或ASSP的非經常性工程(NRE)費用動輒超過5,000萬美元，而且ASIC設計需要修改的可能性也增加大約五成。這情形會導致能夠支援穩定且高量產市場的ASIC與ASSP數量越來越少。此外，廠商之間的競爭，加上產品在市場的生命週期縮短，對ASIC的發展更是嚴苛的挑戰。在這些狀況下，取代ASIC的Virtex-7 2000T更能符合系統性能與功能的需求。

6. 賽靈思對「超越摩爾定律」的定義是什麼？
到目前為止，FPGA 的所有製程節點都遵循摩爾定律的發展，邏輯容量提高一倍，則成本降低一半。遺憾的是，僅僅依靠摩爾定律的發展速度，已不能滿足市場在可控功耗範圍內對於更多資源以及晶圓製造良率的無止境需求。賽靈思透過堆疊式矽晶互連技術，提供一款可有效克服上述難題的可編程邏輯解決方案。

7. 客戶為何不能連結兩顆或多顆FPGA來建置大型設計？
這種方法有三個缺點：有限的I/O數量不足以應付複雜的網路訊號之連結，在採用分割式設計的系統中，這些訊號必須通過各個FPGA，並要將FPGA與其他元件連結；通過FPGA的訊號一旦延遲，就會影響性能；採用標準元件I/O在多個FPGA之間建立邏輯連結，則會增加不必要耗電。

8. 在使用堆疊式矽晶互連技術時，是否有任何特別的散熱管理考量?
沒有。由於採用被動式中介層，因此除了會耗電的FPGA晶粒外，其他部分並不會產生任何熱能。因此，如果生產的是大型的單顆元件，採用堆疊式矽晶互連技術的FPGA元件與單一晶粒所需的散熱需求不相上下。

9. Virtex-7 2000T需要多少功耗?
元件運作時所需功耗僅「幾十瓦」，不需要任何「特殊」的散熱方法。

mister_liu · 發表於 2011-10-27 09:23:46

10. 堆疊式矽晶互連技術可靠嗎?
很可靠。一般而言，堆疊式矽晶互連封裝架構的內部應力會低於相同大小晶片覆晶球狀閘陣列(FC BGA)封裝，因為細薄的矽晶中介層能有效消除內部累積的應力。因此，可藉由減少封裝內部最大塑性張力來提升熱磨機械性能。

11. 今天宣布推出的2.5D IC產品，是否代表賽靈思不支援3D堆疊技術?
不是的。賽靈思相信不含中介層的3D IC堆疊技術確實可行，但這項技術必須再花一些時間才能成為產界標準。

12. 針對採用堆疊式矽晶互連技術的元件，賽靈思將提供哪些設計指南?
賽靈思的ISE® Design Suite 設計套件將可提供許多全新與更新的功能，協助客戶使用堆疊式矽晶互連技術FPGA元件進行設計。其中有多項設計規則檢查標準(DRC)與軟體訊息，可引導使用者進行FPGA晶粒之間的邏輯配置與規劃。此外，賽靈思並在PlanAhead 與FPGA Editor中強化了堆疊式矽晶互連技術FPGA的圖像顯示效果，協助使用者進行包括平面規劃、分析、以及除錯等互動式設計。

13. 客戶需要為設計分區嗎？或者軟體有自動分區功能？
軟體會自動把整個設計分配給FPGA晶粒，使用者不需自行分區。若有必要，使用者也可在特定FPGA晶粒內自行配置邏輯資源。若沒有任何限制，軟體工具內含許多演算法，會根據晶粒內與跨晶粒的連結與時序等因素，妥善配置FPGA晶粒內的相關邏輯資源。

14. 賽靈思的7系列有哪些產品？
2010年6月所發表的新款28奈米Artix™-7、Kintex™-7、以及Virtex-7 系列，延伸了賽靈思的特定設計平台策略，在功耗、性能/容量比、以及價格/性能比等方面皆有重大突破與創新。7系列FPGA採用統一架構，運用台積電28奈米HPL製程技術，針對低功耗與高性能進行最佳化。此獨特技術可降低五成功耗、提高兩倍的價格/性能比與系統性能、更是全球首款200萬邏輯單元FPGA(容量是前一代元件的2.5倍)。因此，研發業者可輕易擴充，運用適合的28奈米系列元件達到理想的系統性能、容量與成本，並將功耗維持在預期範圍內。

15. 28奈米元件何時開始供貨？
首批產品Kintex-7 元件系列已於 2011 年3月開始供貨。賽靈思是第一家推出28奈米元件的可編程平台廠商。

mister_liu · 發表於 2011-10-27 09:25:05

賽靈思參考資料(內容擷取於Xcell 雜誌第 77期)
作者：Mike Santarini

賽靈思全球最高容量FPGA元件Virtex®-7 2000T已陸續開始出貨。Virtex®-7 2000T內含 68 億個電晶體和1,954,560個邏輯單元，其容量相當於市場其他同類型最大的28奈米FPGA元件的兩倍。這是賽靈思採用台積電28奈米HPL製程技術以來推出的第三款FPGA產品；更值得注意的是，這也是全球第一款採用堆疊式矽晶互連 (SSI) 技術的商用產品。賽靈思以此技術致力於投入3D IC製程（參見 Xcell 雜誌第 74 期的封面故事）。

賽靈思可編程平台開發事業部資深副總裁Victor Peng表示：「Virtex-7 2000T FPGA是賽靈思在創新研發與產業合作歷史上的一項重大里程碑。如果沒有堆疊式矽晶互連 (SSI) 技術，即使下一個世代的製程技術，可能都無法在單顆FPGA元件中達到如此大容量的電晶體。此項技術成功的將28奈米元件出貨時程提前了一年，這對從事ASIC 和 ASSP 模擬和原型設計的業者而言尤其重要。」

一直以來，FPGA廠商都在其新架構上採用最新的晶片製程技術，以期充分發揮摩爾定律的效應。這種做法可使電晶體的數量每22個月就能隨著最新晶片製程技術翻一倍。過去 20 年，FPGA廠商一直遵循摩爾定律的發展，不斷推出新的FPGA，將元件的容量以倍數提升。

然而，賽靈思針對Virtex-7 2000T和其他幾個Virtex-7系列產品打造了SSI技術。該技術透過平行排列(side-by-side)的方式在被動式矽中介層(passive silicon interposer)上連接好幾個矽切片(active dice)。該切片會用與PCB上不同的IC通過金屬互連的方式，再經由通過該中介層的金屬互接進行連接。賽靈思透過這種做法，讓元件的發展速度超過摩爾定律。Virtex-7 2000T FPGA的尺寸是市場上其他業者提供最大型28奈米元件的兩倍，也比賽靈思最大型的Virtex-6 FPGA元件大2.5倍。賽靈思Virtex-7 FPGA產品經理Panch Chandrasekaran指出，雖然2000T由4個切片組成，但此全新架構的最大優點是仍保持著傳統FPGA的使用模式，設計人員可運用賽靈思工具流程和方法將該元件作為一個極大型的FPGA元件進行編程。

mister_liu · 發表於 2011-10-27 09:25:20

Virtex-7 2000T除了擁有1,954,560個邏輯單元外，還包括內含305,400個CLB切片的可配置邏輯區塊 (CLB) 、分散式RAM容量高達21,550 Kb。它共有2,160個DSP slice、46,512個BRAM、24個時脈管理模組、4個PCIe®模組、36個GTX收發器（每個性能可達12.5 Gbps）、24 個 I/O bank，以及共有1,200個用戶I/O。

賽靈思推出Virtex-7 2000T是其一項重大成就，也象徵著賽靈思在半導體產業中邁向3D IC時代的一大進展。Chandrasekaran表示，這項產品的重大意義是，它開啟了用戶創新之門，並為需要最大容量元件的客戶帶來了全新的設計功能。他說：「這項傑出的技術可讓眾多客戶受益；無論是希望加速產品開發，為軟體開發人員提供晶片模擬功能，或者期望將多個晶片整合到單顆元件中，以及那些在設計專案中不能採用 ASIC 的客戶，都是最大受益者。透過SSI技術，賽靈思現在就能為設計人員提供下一代製程技術才能實現的超大容量FPGA元件。」

ASIC 和 IP 模擬與原型設計
Gary Smith EDA的設計工具分析師兼ASIC製程專家Gary Smith指出：「目前高階的ASIC或ASSP設計平均包含4.2億個邏輯閘。我聽說過的最大型產品有11億邏輯閘。」由於邏輯閘的數量很多，不管是商用模擬系統，還是自己動手設計的ASIC原型設計電路板，九成以上的ASIC設計團隊都要採用某種形式的硬體輔助驗證系統。

過去，FPGA供應商往往都將商用類比模擬系統廠商或是自己進行原型設計的團隊視為最大型FPGA產品的第一線客戶。商用模擬系統供應商希望盡可能提高FPGA元件的容量。Chandrasekaran 指出：「由於Virtex-7 2000T可以提供超越摩爾定律的容量，因此可讓有這些需求的用戶獲益匪淺。有了Virtex-7 2000T，現在就可以向客戶推出下一代產品才有的大容量模擬系統，最終更可以大大縮短開發時程，並能更快推出更多新的、更具創意的產品到市場上。」

mister_liu · 發表於 2011-10-27 09:25:51

這些商用類比模擬系統大多數都有兩個或兩個以上電路板，甚至要用到多顆FPGA，這都取決於ASIC、IP，甚至是客戶要求的模擬系統大小。同時，模擬系統的客戶可用其加速驗證，確保設計的功能正常，而且可以為軟體團隊提供設計專案的硬體版本，讓軟體團隊在晶圓代工廠提供實體的 ASIC晶片時，就可以盡快著手開發工作，完成基本軟體設計。這有助於加快產品上市進程。

就商用模擬系統的典型使用模式而言，使用者首先設計ASIC或IP，並用傳統的EDA驗證軟體來驗證其功能。完成這步驟後，就能在商用模擬器中為設計建置暫存器轉移層次(RTL) 版本，以便進一步為設計進行驗證。每個模擬器廠商通常會提供自家的軟體，並配合賽靈思的設計軟體一起執行RTL的合成，以及將ASIC設計分區到不同的區塊，讓這些區塊在模擬器中的各個FPGA上得以最佳分配。模擬系統廠商提供的軟體可連接到執行各種EDA驗證工具的工作站或PC上，並在模擬器上同時進行設計測試。

模擬解決方案廠商也提供了低成本的模擬器選擇，有時被稱為模擬器的「複本」或者統稱為「原型設計系統」。這些低成本的選擇只能模擬ASIC的功能。廠商為軟體團隊提供這些系統，目的是要快速投入開發在設計中執行的驅動程式、韌體和應用程式。

Chandrasekaran表示，更大型的FPGA能讓模擬解決方案的廠商推出更高容量的模擬系統，也能用較少的FPGA建置中低容量的系統，進而提升設計在該系統中執行時的整體時脈速度，並可同時降低功耗和材料清單成本。Chandrasekaran 說：「Virtex-7 2000T的容量非常大，足以讓廠商能夠在單顆FPGA晶片上建置模擬器。由於設計執行時所用的晶片數量減少，甚至可以只用一顆晶片，因此系統的整體性能也會變快。」

mister_liu · 發表於 2011-10-27 09:26:06

如果設計團隊用不起目前市場上動輒超過百萬美元的商用模擬系統，Virtex-7 2000T為不錯的選擇。Chandrasekaran指出：「許多設計團隊建置自家特製的開發板來設計ASIC的原型或模擬，甚是整個系統的功能，希望可以快速著手開發軟體。即便用模擬系統來開發自家 IC 的設計人員，也能為軟體團隊提供自家設計的FPGA選項。」

Chandrasekaran 表示，Virtex-7 2000T元件對 IP 廠商也同樣有其吸引力。IP 廠商不僅能用 FPGA 來開發新的IP模組，還能用這個元件向潛在客戶展示 IP核心的功能。

系統架構整合與節能
除了有利於 ASIC 和 IP 模擬與原型設計外，全新的 Virtex-7 2000T 對希望降低系統功耗、提升性能的系統設計師也極具吸引力。

Chandrasekaran 指出：「市場上採用多個FPGA的終端產品非常多。有了Virtex-7 2000T，就能在單顆FPGA上整合多顆FPGA功能。系統整合可提升性能，因為這些功能都集中在一顆晶片上，系統整合後，避免了開發板上不同IC間I/O介面的問題，進而降低功耗。I/O介面的數量和功耗成正比關係，也就是說，I/O介面的數量越多，功耗就越大。因此，設計性能越高、系統中 IC 數量越多，功耗也就越大。」

另外，系統功能在多顆 IC之間的分區也是一項複雜工作，可能會延長設計週期，增加測試成本。多個元件整合到系統中可減少分區的問題，同時還能降低驗證和測試的相關成本。Chandrasekaran 指出：「由於Virtex-7 2000T的容量是競爭者FPGA產品的兩倍以上，因此可讓客戶進一步提高整合度，並可做到比多晶片解決方案減少約四倍的功耗。客戶也會因為突破I/O的瓶頸並增加系統性能，同時也可藉由去除不必要的設計分區來降低系統的複雜性。系統設計師也可以節省大量的電路板空間，因而可添加其他功能，或者能夠縮小產品的尺寸。」

mister_liu · 發表於 2011-10-27 09:26:22

與其他7系列元件一樣，賽靈思的Virtex-7 2000T也採用台積電針對 FPGA 設計的 28 奈米高效能低功耗 (HPL) 製程技術（參見 Xcell 雜誌第76 期封面故事）。Chandrasekaran 表示，由於賽靈思Virtex-7 2000T採用HPL製程技術，因此其電晶體的漏電量遠低於其他採用 28 奈米高效能(HP)製程技術的同類競爭元件。這意味著Virtex-7 2000T與其他容量只有一半的競爭者相比，擁有一樣的低功耗。

ASIC的替代產品
最後同樣重要的是，越來越多設計團隊無法證實：用28奈米製程節點開發ASIC或ASSP 的相關成本和風險是否合理？在這種情況下，Virtex-7 2000T對他們也同樣有很大的助益。隨著晶片製程技持續演進，設計和製造成本也不斷飆升。28奈米的ASIC或ASSP的委託設計(NRE)成本超過5,000萬美元，而且ASIC設計需要修改的可能性也增加大約五成。設計過程中一旦因為疏忽發生錯誤，就會嚴重影響產品的獲利，多次錯誤就可能導致設計取消，錯失市場契機，甚至讓公司倒閉。

Virtex-7 2000T 可取代1,000萬到2,000萬邏輯閘的ASIC，而且沒有ASIC相關的NRE成本問題。Chandrasekaran表示：「設計人員現在可以集中精力投入設計，不必擔心會犯下導致大幅修改光罩設計的小錯誤。最重要的是，Virtex-7 2000T具有可編程的特性，如果設計人員犯了錯誤，他們只要為元件重新編程即可解決問題。」

不變的設計方法
雖然Virtex-7 2000T是一個超大容量的元件，但對於元件的編程方法卻沒有大幅改變。Chandrasekaran 表示：「過去幾年來，賽靈思充分考量到超大容量設計的需求，因而一直為設計工具進行最佳化調整。現在客戶可以針對功耗和性能有效地進行分區、佈線規劃和針對功耗和性能進行最佳化。」他解釋，多數大型FPGA元件通常都需要設計人員執行一些分區作業，並將時序關鍵功能盡可能置於鄰近位置。設計團隊如果在Virtex-7 2000T中建置大型設計，賽靈思提供的工具可協助他們為設計進行佈線規劃，並進行設計分區，終而達到最佳時序和性能。

最新版本的賽靈思設計工具可支援Virtex-7 2000T元件。Chandrasekaran表示：「用戶現在可馬上運用Virtex-7 2000T進行設計。」在未來的一年，賽靈思計畫發佈其他Virtex-7 FPGA和採用SSI的各種應用配置。

		自動登錄	找回密碼
密碼			申請會員

Xilinx Virtex-4/5 有獎(講)問答

賽靈思推出全球最高容量FPGA兩倍電晶體數量創業界新紀錄

本帖子中包含更多資源

Xilinx Virtex-7 2000T FPGA與堆疊式矽晶互連技術常見問題集

賽靈思推出全球最高容量FPGA 採用堆疊式矽晶互連技術挹注強大效能

Xilinx Virtex-4/5 有獎(講)問答

賽靈思推出全球最高容量FPGA兩倍電晶體數量創業界新紀錄

本帖子中包含更多資源

Xilinx Virtex-7 2000T FPGA與堆疊式矽晶互連技術 常見問題集

賽靈思推出全球最高容量FPGA 採用堆疊式矽晶互連技術挹注強大效能

Xilinx Virtex-7 2000T FPGA與堆疊式矽晶互連技術常見問題集