|
|
我沒有做過FR-4傳輸線的模擬* P' o- ^7 A$ q, C, J- s$ q7 G
不過,我們有做過SATA,它是一種高速傳輸的方式,也許可以給你一些參考4 @* p+ P$ O9 }: N" ^
' T7 T3 r+ q6 P
首先,有關於傳輸線model的取得0 K# V' w8 y' w: {
當初我們是請工研院幫忙將傳輸線藉由工研院的儀器來萃取R,L,C model$ _" x7 {) W( Q
因為每一家廠商的傳輸線的model均不相同,而且,SATA是一種高速傳輸的方式,其R,L,C model會影響其performance,那時只知道工研院有儀器可解出傳輸線的R,L,C model
- T7 ~& w: V3 n7 R+ L而FR-4板子的傳輸線算是很常用的傳輸線,也許一般的廠商也會提供FR-4板子傳輸線的R,L,C model
0 t- K+ J1 s* ], S9 w% i就我所知道,傳輸線的model均是由R,L,C三個參數所構成的,所以,在作SPICE模擬時,只要加入適當的參數即可! {6 x3 {2 H1 N/ \$ H
" Y% ?( y5 T0 o; F8 b
再來,傳送和接受是兩種不同的方式,一般均稱為TX和RX* g' ~5 e* V7 }- l4 |: E# ?: S
在TX部份,核心部份是PLL,然後才是編碼與pre-amplifier和driver,我不確定你們需不需要用到pre-emplasis,因為這個功能是為了防止信號在傳輸線衰減而作的,在高速傳輸中一定要加,但你只有2MHz,實在不知道傳輸線衰減會有多嚴重
" C% E( d- A8 n在RX部份,核心部份是CDR(Clock Data Recovery),然後是sample & hold, synchornizer和解碼電路,其中CDR電路是最難做的部份,因為它的performance會直影響到取樣出來的data是否準確,再者,現行的CDR架構可分oversampling和tracking兩種以及利用DSP來實現的CDR,每一種均需相當精深的電路技巧. I9 ]4 T- G8 m3 |
" u0 }* Y# ]3 [! R! U/ |
最後,TX和RX端的電路是一個非常龐大的系統,當初我們共有五個人來設計整個TX和RX相關的電路,大概花了快半年的時間才完成初步架構, e* p" l9 f( B
這並不是個很簡單的電路
! Z6 f5 M( o/ k除非你己經有現成的TX與RX的相關電路或者IP
8 w0 E0 C4 a& N/ q# [* l- r若要自己開發,那會是一件很艱難的工作 |
評分
-
查看全部評分
|
IP卡
狗仔卡
發表於 2007-6-13 14:21:41
顯身卡