瑞昱採用新思科技Design Compiler解決方案

tk02561

全球領先的半導體設計、驗證與製造軟體及智慧財產權 (IP) 領導者新思科技公司 (Synopsys, Inc.) 今天宣佈，作為新一代虛擬原型設計解決方案的組成部分新思科技的 Virtualizer 工具套裝現已推出。Virtualizer 通過使公司能加速開發虛擬設計原型並將這些設計原型加快部署至整個設計鏈的軟體隊伍來解決與軟體富半導體與電子產品相關的日益增長的開發挑戰難題。利用 Virtualizer 創造的設計原型使工程師能加速軟體發展期至9個月，並較傳統方法實現5倍的生產力提升，旨在團隊進行軟體發展、軟/硬體整合、片上系統 (system-on-chip, SoC) 確認和系統驗證。
' t1 g& R$ ^8 f0 R+ g
( V! U7 Q* Z& Z% UVDC Research 嵌入式軟體與工具實踐部門負責人 Steve Balacco 表示：「隨著設計複雜性的增加和軟體內容需要滿足智慧設備的要求，各家公司需要降低嵌入式軟體專案延遲的風險並提高開發者生產力。新思科技提供了一種原型設計解決方案，直接解決了調試問題並滿足了半導體與電子產品公司嵌入式軟體發展者的分析需求，同時縮小了與硬體開發過程的差距。」
; T1 E7 R- k/ |  d# b1 c4 x: J
Virtualizer 採用了新思科技收購 Virtio、VaST 和 CoWare 而獲得的各項成功技術，以及在為50多家領先的半導體與電子系統公司進行部署工作方面的專長。對於設計虛擬原型的開發者而言，Virtualizer 的圖解設計入門、軟體調試和分析內容加上新思科技在系統模型方面的廣泛產品組合可以實現在更快的時間內進行原型設計。對於那些利用其系統虛擬原型進行設計、整合和驗證軟體的軟體工程師而言，Virtualizer Development Kits (VDKs) 提供了一種經濟型開發平臺，能夠以幾乎即時的速度執行未更改的產品代碼。VDKs 提供了快速而精確的虛擬原型設計模擬，並融合了無與倫比的多核心軟體調試與分析性能、同步軟/硬體分析和利用協力廠商軟體調試器和整合式開發環境 (integrated development environments, IDEs) 的同步調試功能。基於開放式標準化的 Virtualizer 支援 OSCI TLM-2.0 和 SystemC□ 等關鍵行業標準並可以在 Windows 和 Linux 作業系統上運行。

3 _: m- m& w6 k9 [: FLauterbach 全球銷售與行銷經理 Norbert Weis 則表示：「部署虛擬原型的各家公司需要與現有軟體發展工具進行輕鬆整合。Lauterbach 的 TRACE32□ 與新思科技的 TRACE32□ 整合使開發團隊能以更加多產方法較早的開始軟體發展，以及將這些好處由半導體公司擴大至電子系統公司。」

tk02561

運用新思科技 IC Compiler 創意電子讓ARM Cortex-A9 處理器達到1 GHz 頻率的效能

(2011 年12 月14 日，台北訊) 全球半導體設計製造軟體暨IP 領導廠商新思科技(Synopsys) 與彈性客製化IC 領導廠商創意電子(Global Unichip Corp., GUC)今日宣布，創意電子採用新思科技Galaxy™實作平台(Implementation Platform)中的關鍵工具IC Compiler，讓ARM® Cortex™-A9 MPCore™雙核心處理器達到超過1 GHz 頻率效能。新思科技的高效能Galaxy 設計實作解決方案，能以最低功耗達到超過1 GHz 頻率的效能，同時降低設計時程的風險。
1 u: c# J3 v* }+ l" _7 M: Q& t6 E0 \
創意電子總經理賴俊豪表示：「身為彈性客製化IC 領導廠商，我們服務的客戶需要面對競爭激烈的智慧電子產品市場。對客戶而言，效能、功耗和上市時程是勝出的關鍵。而利用新思科技的先進工具技術，結合我們在先進製程和低功耗設計上的專業能力，得以強化我們的服務並滿足客戶需求。」
/ E+ m& k# }4 L( F) O$ P
+ N) D/ S! j9 J" l  E$ f創意電子設計服務處處長李宏俊表示：「在設計高階處理器時，我們在提高操作頻率上，曾面臨到許多挑戰，而促使我們採用IC Compiler。搭配新思科技Design Compiler® 的拓樸繪圖技術(topographical)，IC Compiler 的快速設計收斂功能可協助我們達成目標頻率並及時投片。在40 奈米及28 奈米高階處理器實體化上，我們已經統一採行IC Compiler 解決方案。」
+ u0 v- ~3 b$ o7 c5 ]
即將應用於高階數位電視晶片的雙核心、500 萬邏輯閘的ARM Cortex-A9 處理器，是採用台積電40 奈米低功耗製程，在未使用超電壓(overdrive voltage)的情況下，變異最大製程條件(worst process corner)的操作頻率仍可達到1 GHz，而一般製程條件則可達1.3 GHz。

tk02561

創意電子使用新思科技Galaxy 實作方法論，克服了為達到上述工作頻率與功耗水準所衍生的設計挑戰，其中包括：
. Z& l& h) [+ E
• 高效能設計深受記憶體擺設位置的影響，常使得記憶體與處理器之間所需的資料存取時間很難達到預期頻率
. Y8 W! g+ Z9 u8 m- \• 為達到較佳頻率與可繞線度(routability)，使用暫存器庫(register bank)時必須仰賴結構性置放技術的支援
• 當晶片使用率超過80%時，必須從一開始就考量時序(timing)與繞線壅塞(congestion)，並整合設計綜合(synthesis)到佈局與佈線(place and route)所有步驟
3 e& G+ q3 u" q) Z  _( G• 時脈偏離(skew)與延遲(latency)仰賴良好的時脈分配網絡

創意電子的Galaxy 實作流程重點包括：

• 透過 Design Compiler 拓樸繪圖技術為IC Compiler 實體實作(physical implementation)創造較佳的初始網表(netlist)
• 利用 IC Compiler 之邏輯閘放置設計規劃技術及實體資料路徑技術，達成最佳的暫存器庫置放
1 c' V! }/ D" Y9 Z• 使用 PrimeTime®達成實作與靜態時序分析 (static timing analysis)間的緊密關聯性，以達到高效能、低功耗及符合預期的結果

新思科技設計實作事業群資深副總裁暨總經理Antun Domic 表示：「就高效能處理器設計而言，新思科技的IC Compiler 是業界廣為認可的使用工具。我們持續不斷的精進優化以提供高工作頻率、同時消耗最低功耗的技術。此次與創意電子的合作，在投片過程中成功地達到超過1 GHz 頻率的效能，顯見我們的技術帶來致勝的結果。」

tk02561

SSMC採用新思科技Proteus LRC提升良率 低成本且高準確之微影驗證(Lithography Verification)解決方案

(台北訊) 全球半導體設計製造軟體暨IP領導廠商新思科技(Synopsys)近日宣布，恩智浦半導體(NXP)與台灣積體電路製造股份有限公司(TSMC)的合資企業─新加坡商Systems on Silicon Manufacturing Company (SSMC)採用新思科技Proteus LRC解決方案。SSMC將Proteus LRC應用於其製程中之後OPC (post-OPC)階段的微影(lithography)驗證，以找出對製程變異(process variation) 敏感且易於產生良率損失(yield loss)的關鍵製造熱點(manufacturing hotspot)位置。在晶片設計進入製造流程之前，這些由Proteus LRC所識別的熱點可先予以修正，如此在推出新產品時可提升良率，縮短整體開發時間以及達成較可靠的製程(reliable process)。
. w# a5 A" W; x* C3 _
SSMC產品測試工程部總監Dhruva Kant Shukla表示：「新思的工具讓我們的設計支援團隊協助客戶在其產品開發及設計驗證流程中提供有效率的支援。將Proteus LRC整合至我們的晶片修整完工(chip finishing)的流程，讓我們得以透過可靠的方式在原型投片試產(tape out)階段的初期(也就是修正措施最可行的時間點)找出生產熱點。隨著我們邁向高性能混合訊號(High Performance Mixed Signal)應用的特殊晶圓(wafer)技術節點，透過佈署Proteus LRC，我們能以更穩固、更可靠的方式提供創新製程。」  
  ?" B+ O$ z6 x/ k! D5 f
* i( B7 U! m/ H/ C, B# qProteus LRC提供業界領先的檢測運算(check algorithms)和模型(models)，可正確預測生產流程並識別佈局(layout)中無法滿足設計目的或是對製程變異極為敏感的區域。為了達成簡易佈署，Proteus LRC使用同樣經過業界證明，用於光學臨近效應修正 (optical proximity correction，OPC)和製程開發的Proteus精簡模式以及Sentaurus微影嚴謹模式。例如，阻劑頂層損失(top loss)和腳化(footing)的情況在先進節點上較為常見，而這在蝕刻(etch)過程中可能會產生問題，而最後導致良率損失。Proteus LRC利用這些模式的3D預測能力為晶圓設計提供獨到見解，有效識別這些阻劑頂層損失或腳化可能發生的區塊。

tk02561

Proteus LRC以Proteus引擎為基礎，並整合至新思科技的Proteus處理流程技術(Pipeline Technology)中，能從投片試產到mask fracture提供單一流程解決方案。該處理流程在光罩合成(mask synthesis)及fracture的所有階段提供同步處理(concurrent processing)，將I/O 時間縮短到最小，以有效處理先進技術節點中出現的大量兆位元資料組。Proteus引擎提供經業界實證過的平台，能擴增到數百個甚至數千個CPU中。客戶只要透過使用標準x86處理器核心，就能有效掌控周轉時間(turnaround time)，同時維持最低的購置成本。
& T9 ]/ Z7 M- p! ^! x+ s
新思科技矽晶工程事業群資深副總裁暨總經理柯復華(Howard Ko)表示：「Proteus LRC持續提供領先業界的準確率，協助像SSMC這類的半導體廠商排除關鍵的製造熱點，讓他們在晶片設計進入製造時更具信心。高準確率和低購置成本讓Proteus LRC微影驗證解決方案成為全球領先半導體製造商的首選。」

6 h& D0 `& D' F, G7 X關於SSMC

7 q$ Y  [# _+ }' O1 \0 zSystems on Silicon Manufacturing Company (SSMC) 乃由恩智浦半導體與台積公司合資成立的八吋晶圓半導體公司。自2000年開始營運以來，SSMC發展快速，就營運規模而言已是全球首屈一指的晶圓代工廠商。SSMC利用先進CMOS、嵌入式快閃記憶體、類比混合訊號、RF和BCD製程技術，提供彈性且符合經濟效益，涵蓋0.25微米至0.11微米技術的半導體製程解決方案。For more information, visit. www.ssmc.com

tk02561

台灣新思科技(Synopsys Taiwan)獲頒經濟部「軟體整合夥伴獎」
四年內兩度獲獎 表彰對促進台灣電子資訊產業發展之卓越貢獻
! _7 ^- H( o' C( l5 H7 s
% u. L, z1 n: S6 n. f" X(台北訊) 台灣新思科技 (Synopsys Taiwan)近日獲經濟部 (Ministry of Economic Affairs)頒發「軟體整合夥伴獎(Software Integration Partners Award)」，以表揚新思科技持續投資台灣，並推動半導體設計軟體創新技術，協助本地廠商創造產業契機，對促進台灣的電子與資訊產業發展具有卓越貢獻。
/ ~  S; J" j) ?1 r, W
7 [+ T0 o9 u4 L. x6 Q' V3 ?% t這項由經濟部舉辦的「2014年電子資訊國際夥伴績優廠商頒獎暨感謝晚宴」於11月19日在台北君悅飯店舉行，活動中頒發技術加值夥伴、軟體整合夥伴，及綠色系統夥伴等獎項給得獎廠商，台灣新思科技是由晶圓事業部總經理李明哲代表接受經濟部部長杜紫軍的頒獎，這是該公司四年內兩度獲經濟部的頒獎肯定。
0 W' J$ U1 m% y1 K  p- S- x
經濟部部長杜紫軍在致詞時表示，經濟部為了感謝國際夥伴對促進我國電子資訊產業發展的貢獻，特別舉辦這項頒獎活動，期能將國內電子資訊廠商與國際外商之供應鏈關係，擴大為帶動就業、在台生產、技術提升、綠色節能、軟體與系統整合等多面向之合作，而今年度獲獎的廠商都已朝這個方向發展，希望這些外商夥伴在台灣產業轉型的關鍵時刻，能持續擴大彼此合作的廣度與深度。

9 R& |) u! q/ q+ y1 \, g杜紫軍強調，經濟部已於今年10月提出「產業升級轉型行動方案」，今後將積極促使國際大廠與國內廠商的合作，並針對重要產業趨勢如雲端運算、物聯網、巨量資料應用、智慧機器人等新興科技推動合作研發，協助台灣發展前瞻技術與新興科技，並建立系統解決方案能力與建構完整產業供應鏈，以加速產業轉型與升級，提高台灣產業的附加價值。

tk02561

台灣新思科技董事長葉瑞斌表示，台灣新思科技目前擁有超過370位高階半導體軟體研發人才，是在台外商軟體公司中規模最大的研發團隊，這個團隊不僅從事創新技術研發，提供客戶技術支援，並與產學研界展開合作，有助推動半導體的產業發展，與提升台灣整體的研發能量。

新思科技配合政府的產業發展政策，自2004年起即在台灣成立研發中心，不斷引進與推動創新設計軟體技術的研發，協助台灣半導體設計技術的升級，並與國內產學界密切合作，從事先進設計解決方案的研究，培育半導體設計軟體人才。新思科技於2012年合併思源科技，這項近年來外商對台金額最大的投資案兩年來已見具體成效，不僅所屬研發團隊在先進設計軟體技術有突破性進展，更深化與台灣半導體業者的合作關係，與台灣半導體業者共創雙贏。

葉瑞斌強調，新思科技一直扮演台灣半導體產業發展「策略夥伴」的角色，未來仍將專注於半導體設計軟體技術的創新與研發，並持續與客戶保持密切的合作，協助本地廠商突破研發瓶頸，提升IC設計效能與縮短產品上市時程，共同創造產業發展的契機。
  x$ b  ]% P( n* p5 a% O- e  
附件:

(照片圖說) 經濟部部長杜紫軍博士(左)於11月19日頒發「軟體整合夥伴獎」給台灣新思科技，由晶圓事業部總經理李明哲博士代表領獎。

tk02561

智原科技採用新思科技Virtualizer 加速SoC設計軟體開發
6 k3 ^( u  s4 I5 {# kVirtualizer加速智原科技的設計服務協助客戶在硬體到位前12個月就能著手進行軟體開發
* ^4 a+ O  R0 i; F; f# D
5 Q5 e4 L# _# M) s4 ]2 f* K7 m. q# }重點摘要:
4 g" i: ~3 A. \- N  ?. s·         藉由新思科技Virtualizer，智原科技能快速開發並提供Virtualizer Development Kits (VDKs)，強化客戶服務
·         VDKs為一軟體開發套件，採用虛擬原型(virtual prototype)可加速設計軟體開發、整合與測試
) N1 W6 }$ K: ]6 v1 \·         智原科技運用新思科技Virtualizer當中的TLM Creator，為其IP組合建立虛擬原型，加速轉換層級模型(transaction-level models ; TLMs)的建構
; N4 H7 B& i) D2 K  N  u
6 B' E# O/ Y% B& J8 d(台北訊)全球晶片設計及電子系統軟體暨IP領導廠商新思科技近日宣布，智原科技已於其多媒體、網路及顯示應用等SoC設計，採用新思科技的 Virtualizer™套件作為開發VDKs的工具，VDKs是用虛擬原型來加速嵌入式軟體開發、整合和測試的軟體開發套件。隨著智原科技已將SoC設計範圍擴展至軟體開發工具，而採用新思科技的虛擬原型解決方案，可以有效開發VDKs以協助客戶加速軟體開發速度，提前在硬體到位前12個月，就能進行軟體開發工作。

tk02561

Virtualizer虛擬原型解決方案是包含設計工具、模型和服務的整合型解決方案，用於先期軟體開發及硬體與軟體整合。Virtualizer是一套可用於開發、部署和使用虛擬原型的套件組，透過以SystemC 為基礎的TLMs子系統，Virtualizer能滿足因應先進半導體開發而更形複雜的軟體需求。軟體開發人員可將TLM導入虛擬原型，提早在矽產品到位前一年，就能呈現完整的系統風貌。

智原科技數位系統平台處長廖國興表示：「以ARM架構為基礎的SoC設計複雜度逐漸提高，軟體複雜度也快速提升。為了加速客戶的上市時程，智原開發已包含IP模型的虛擬原型，讓客戶在RTL和 FPGA原型完成之前，即可與硬體開發同步，進行軟體開發與測試。由於新思科技的Virtualizer在市場上普及率高且廣受好評，因此我們採用Virtualizer來加速虛擬原型的開發。」

. k& B" ]1 o/ k6 ^Virtualizer架構當中的TLM Creator，有助於加速SystemC TLM模型的建構。TLM Creator匯入必要的模型介面和結構資訊，並產生一個以TLM為基礎的樣版模型，使用者可利用它來客製化理想的模型行為。透過Virtualizer，智原科技得以針對其IP及供其IP組合使用的VDK，快速建立一套全方位的TLM。
( z7 b7 r! [+ N, r2 R# F+ i* h
新思科技IP及原型建造行銷副總裁John Koeter表示：「由於SoC設計所整合的軟體愈來愈多，因此需要設計精良的軟體開發、除錯與分析工具。藉由Virtualizer的使用，智原科技能有效率地提供VDKs，協助其SoC設計客戶提早進行軟體開發和除錯工作，達到較佳的品質並加速產品上市時程。」