瑞昱採用新思科技Design Compiler解決方案

mister_liu

新思科技發表應用於台積電28奈米製程之DesignWare嵌入式記憶體與邏輯庫
先進記憶體及邏輯IP協助設計人員在28奈米製程之SoC優化 使之兼具高效能及低功耗
) R- [3 W" u. Z9 z# T
(台北訊) 全球半導體設計製造軟體暨IP領導廠商新思科技(Synopsys)近日推出、針對台積電28奈米HP (high-performance)及HPM (high-performance for mobile)製程技術所開發的DesignWare®嵌入式記憶體(Embedded Memories)和邏輯程式庫(Logic Library)IP，該解決方案提供高效能、低漏電及有效電力(active power)，讓設計人員透過速度和電源效率的提升，以達成整體SoC設計的最佳化。就行動裝置應用而言，速度和電源效率之間的平衡是格外重要的，結合DesignWare STAR Memory System® 的嵌入式測試及修復技術，新思科技的嵌入式記憶體和標準元件庫提供設計人員先進且全面性的IP解決方案，使其在減少測試及生產成本下，開發出高效能低功耗的28奈米SoC 。

8 j- s/ ^% K0 g* cAMD記憶體設計部資深經理Spencer Gold表示：「身為行動運算裝置處理器及繪圖裝置的廠商，我們仰賴新思科技高品質且經驗證的IP以提高產品效能並滿足嚴格的功耗要求。我們成功地運用DesignWare嵌入式記憶體完成65、55及40奈米的晶片開發，近期更將它運用在28奈米的製程節點上。利用新思IP中的先進功耗管理模式，我們得以在不影響效能下大幅降低功耗。」

Movidius IC開發部總監Brendan Barry表示：「Movidius為行動及消費產品提供高畫質影像解決方案，而我們相信要達到行動多媒體處理器SoC的高效能低功耗必須透過先進的技術。每瓦特(watt)效能的優化悠關著行動3D等應用是否得以成功，而DesignWare邏輯庫能有效進行合成(synthesize)步驟，加速我們處理重要時序路徑(timing paths)關閉以及透過多通道邏輯元件(multi-channel cell)偵測漏電狀況。此外，DesignWare嵌入式記憶體獨特的功耗管理功能，除可大幅實現節能還滿足我們的效能目標。比如說，其輕度休眠模式(Light Sleep mode)能將記憶體漏電的情況降低一半。」

mister_liu

新思科技高速低功耗記憶體及標準元件庫支援180到28奈米晶圓製程，並已用於超過十億個晶片中，而全新的DesignWare IP將進一步豐富新思科技的產品組合。DesignWare 28奈米邏輯庫利用多重臨界變異(threshold variant)以及閘極長度偏壓(gate length bias)的結合，達到SoC應用的效能及功耗的最佳化。這些邏輯庫提供多個利於合成的元件組(cell set)以及利於路由(rounter)的標準元件庫，這些架構乃針對具備最小矽晶格面積(die area)及高產出的multi-GHz效能所設計。功耗優化工具(Power Optimization Kit，POK)讓設計人員具備先進的功耗管理能力，其低功耗設計流程包括電源關閉、多重電壓及動態電壓頻率縮放(dynamic voltage frequency scaling ，DVFS)等。
/ |7 r9 z. H( C- z% q4 ]
' r, ?& W* |4 i; W0 v結合高速、高密度及超高密度的DesignWare嵌入式記憶體，可協助設計人員彈性調整SoC中每個記憶體的效能、功耗和面積的關係。對功耗敏感的應用(如行動裝置)而言，所有新思科技28奈米記憶體結合源極偏置(source biasing)及多重功耗管理模式，可大幅將低漏電及動態功耗的浪費。和標準高密度記憶體相較，新思科技超高密度雙埠(two-port)靜態隨機存取記憶體(SRAM)和16 Mbit單埠靜態隨機存取記憶體編譯器(compiler) ，可進一步縮減面積及減少漏電達40%，如此一來設計人員能自行調配高效能、小面積及超低功耗的組合進行記憶體實作。新思科技嵌入式記憶體中的DesignWare STAR Memory System能減少面積的使用，並較傳統的外加式內建自我測試(built-in-self-test，BIST)及修復解決方案達成更快速的時序收斂(timing closure)，同時還能提供後矽(post-silicon)階段的除錯及診斷，而這將協助縮短設計時程、降低測試成本並增進產出結果。

新思科技IP及系統行銷部副總裁John Koeter表示：「標準元件庫和嵌入式記憶體是任何SoC設計中最根本的一環，而就晶片實作中的效能、功耗和面積的面向上，兩者皆扮演舉足輕重的角色。新思科技結合經矽晶驗證(silicon-proven)的嵌入式記憶體及邏輯庫，讓SoC設計團隊可同時調整晶片以達最高效能並降低功耗浪費。透過將應用於台積電28奈米HP及HPM製程的邏輯庫及記憶體納入產品組合中，新思科技將協助設計人員充分利用速度提升及功耗降低的特點，以設計出真正具差異化的產品，並以較少的風險和較快的速度達成量產。」

mister_liu

台灣新思科技(Synopsys Taiwan)獲頒國家品牌玉山獎傑出企業全國首獎

(台北訊) 台灣新思科技(Synopsys Taiwan)近日獲頒「國家品牌玉山獎傑出企業全國首獎」，肯定新思科技持續投資台灣，引進關鍵技術，培育高階軟體設計人才，是台灣半導體產業發展最佳的策略夥伴。新思科技是本年度唯一獲頒此榮譽的半導體外商公司。

! T( H5 a+ `' a' B這項由中華民國國家企業競爭力發展協會舉辦的「第十四屆國家建築金質獎暨第九屆國家品牌玉山獎」頒獎典禮於十月三十一日在公務人力發展中心舉行，吸引超過500位產、官、學界代表齊聚一堂。典禮邀請到副總統吳敦義、行政院院長陳冲、立法院院長王金平、內政部部長李鴻源等部會首長親臨致詞並頒獎，顯示政府對得獎企業的支持與鼓勵。

副總統吳敦義致詞時指出，政府積極以十大重點服務業作為推動服務業發展的主軸，以國際醫療、數位內容、高科技及創新產業等在地優勢，以及六大新興產業提升台灣軟實力。透過國家品牌玉山獎針對消費面或產業面、企業經營管理的審核，促使企業得到實質提升，帶導台灣品牌於國際間展現優質形象。  
2 \1 Q7 P/ M6 |
" t" M3 \: H" {: V* E0 s. S$ j9 V  a立法院王金平院長則表示，國家品牌玉山獎嚴謹審核，促使企業專注核心事業、紮實管理績效，以突破框架的創新思維再創新局，與經濟部現正推動的五項亮點產業提昇與轉型政策同為台灣經濟重要推手，引領整體產業發展。
* r) z0 X8 a7 l) {
, @5 z/ A3 U$ m* Z' T- u# T台灣新思科技董事長葉瑞斌表示，近來歐債危機肆虐，全球經濟活動降溫，大多數企業的投資行為趨於保守，新思科技卻加碼投資台灣，合併思源科技的總金額達新台幣122億元，這是新思科技繼2004年響應政府矽導計畫成立「台灣研發中心」後，對台灣又一次的重大投資，不僅凸顯新思科技肯定台灣產業的策略地位，展現持續投資台灣的決心，也可作為吸引其他外商投資的模範。
; t; k. W7 p8 }4 b$ u  D. S
# f3 l+ z0 \  v5 T+ H1 [葉瑞斌強調，面對快速變動的全球經濟發展環境，新思科技仍將持續投注於技術的創新與研發，而我們也將持續與本地的客戶保持密切合作，除了提供先進的技術之外，並加強協助客戶有效整合資源，共同創造產業發展的契機。
, e% U" a4 q/ M9 Y
1 R& u5 W* M4 k+ n7 o4 @& a4 L8 p國家品牌玉山獎「傑出企業類」今年共選出十三家廠商，經過主辦單位邀請學者專家兩階段評選後，推選台灣新思科技為全國首獎，其他獲獎的企業還包括一零四資訊科技、京元電子、國眾電腦、宏佳騰動力科技、中國信託人壽等。主辦單位說明，玉山獎持續引導企業重視產品創新研發、管理制度、品質提升、顧客服務及加強職業訓練等面向，提升台灣產業之品牌競爭力。

mister_liu

愛美科(Imec)與新思科技(Synopsys)強10奈FinFET先進製程合作
) y; E  V, [6 I0 X: O# X此舉將強化新思技Sentaurus TCAD模型(models),以因應新世代FinFET技術要求
4 I/ ^% F! O" V: Z8 F
+ {5 f( W2 V- e5 l7 t: z0 E4 B5 }* p(台北訊) 比利時奈米電子研發機構愛美科(Imec)與全球晶片設計、驗與製造及電子系統軟體領導廠商新思科技(Synopsys)近日宣布，方將擴大合作範圍並將電腦輔助設計技術(Technology Computer Aided Design，TCAD)應用於10奈米鰭式電晶體(FinFET)製程。此合作是以14奈米等製程為基礎，而透過這項合作案，新思科技的Sentaurus? TCAD模型將可有效支援新世代FinFET裝置。雙方的合作將包含新裝置架構的3D建模(3-D modeling)，可協助半導體產業生產高效能、低功耗的產品。
) w1 s$ Z/ M" v' ]2 A: |% W, |) {
* N+ G) V8 T' g2 C愛美科邏輯程式部(logic program)總監Aaron Thean表示，我們當前的研發重點在於解決10奈米製程所面臨的半導體裝置及材料上的挑戰，而新思科技是TCAD技術的領導廠商，與新思科技合作將可強化我們在先進研究領域的影響力。
2 y: m$ |9 V4 B! n( ~
愛美科與一流IC廠商合作研發先進CMOS微縮(scaling)技術。這項技術涉及的不只是如何縮小晶片尺寸，裝置微縮(device scaling)還需要新材料(materials)、裝置架構(device architectures)、3D整合及光學(photonics)等各式新技術的支援愛美科與新思科技的合作特別強調FinFET與tunnel FET (TFET)在新裝置架構的開發及優化(optimization)。於12月8日至10日在舊金山所舉辦的2012年國際電子元件大會(IEEE International Electron Devices Meeting，IEDM)上，愛美科發表了用應力源(stressor)升載子遷移率(carrier mobility)的研究論文，這對10奈米FinFET裝置的微縮相當重要。而使用新思科技的TCAD工具將有助於愛科加速此項研究的發展。

5 E+ O& A& v0 o5 H, z新思科矽晶工程事業群資深副總裁暨總經理柯復表示：「與愛美科擴大合作有助於提升新科技對於新世代FinFET裝置建模的TCAD擬工具。愛美科為一以先進研發著稱的知專業廠商，而雙方的合作將有助於強化新的TCAD解決方案。
1 |3 b& f# G' P1 e$ C+ U
About Imec
$ p+ j! j; P, U
Imec performs world-leading research in nanoelectronics. Imec leverages its scientific knowledge with the innovative power of its global partnerships in ICT, healthcare and energy. Imec delivers industry-relevant technology solutions. In a unique high-tech environment, its international top talent is committed to providing the building blocks for a better life in a sustainable society. Imec is headquartered in Leuven, Belgium, and has offices in Belgium, the Netherlands, Taiwan, US, China, India and Japan. Its staff of close to 2,000 people includes more than 600 industrial residents and guest researchers. In 2011, imec's revenue (P&L) was about 300 million euro. Further information on imec can be found at www.imec.be.