|
MIPI DigRF v3是低功耗、低腳位數(pin-count)的介面,可以簡化射頻收發器晶片(RF transceiver IC)和基頻晶片(BBIC) 之間的整合及互通性。其六腳位的數位傳輸(digital interconnect)可減少系統成本,並降低雙模(dual -mode)及單模(single-mode) 3GPP 2.5/3G行動終端(mobile terminal)的電磁波干擾(Electromagnetic Interference,EMI)。經矽晶驗證的DesignWare 3G DigRF IP解決方案由控制器、雙模實體層(dual-mode PHY)及驗證環境所組成,不但符合最新標準規格,也易於數位基頻及射頻晶片的MIPI DigRF v3標準的整合。實體層包含類比鎖相迴路 (analog phase-locked loop,PLL),被開發用來當作hard IP block,以確保嚴格時序(timing)需求協定的高速時脈(high-speed clock)及訊號的完整性。這項可用於先進65及40奈米製程技術的高品質解決方案,已被用於多項基頻及射頻晶片的設計中。
$ A% l4 | ]- S# Y$ a. t( i: |% L4 @. u- ~$ v
, w0 {1 e8 g }( n
/ M6 c }1 R: ], B& m) b8 `
專用積體電路 (ASIC) 設計和半導體製造公司 Open-Silicon, Inc.營運長Shri Gokhale表示:「我們是一家和眾多晶圓廠都有合作的ASIC解決方案領導廠商,如何取得高品質IP是我們成功的關鍵之一。而新思科技DesignWare 3G DigRF IP讓我們能夠發揮核心能力,協助我們生產符合主要射頻晶片市場需求的產品。身為新思科技IP OEM合作夥伴計畫的新成員之一,我們的工程師和新思科技IP工程團隊緊密合作,也讓我們的客戶能感受到高品質的IP整合經驗,成功地服務客戶。」 |
|