設為首頁收藏本站

開啟輔助訪問切換到窄版

1 2 3 4

Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › 有人用Verilog-A 对PLL 进行行为 ...

發新帖

查看: 15514|回復: 20

上一主題

下一主題

[問題求助] 有人用Verilog-A 对PLL 进行行为级建模吗？

1^#

發表於 2007-6-9 12:45:14 | 顯示全部樓層

這個可能是做數位的人需要類比的PLL block才會用這種方式設計

或者是作Mixed-Mode IC的人也會這樣用

評分

參與人數 1	+1	收起理由
monkeybad	+ 1	熱心回覆！

查看全部評分

回復支持反對

使用道具舉報

發新帖

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-21 02:57 AM , Processed in 0.097512 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表