聯華電子與ARM公司合作 為65奈米提供絕緣層上覆矽解決方案

jiming

聯華電子與英商ARM公司6/4日共同宣佈，使用ARM公司的ARM SOI（絕緣層上覆矽）設計單元資料庫的測試晶片，已經成功地在聯華電子65奈米製程上進行設計定案。這項測試晶片由一組ARM公司的的實體IP所組成，採用標準元件設計單元資料庫，輸入╱輸出設計單元資料庫以及單埠SRAM（靜態隨機存取記憶體）編譯器。聯華電子這項設計定案的成功，代表主流製程採用奈米SOI技術又跨出了下一步。此項技術是為了追求複雜系統單晶片上更佳的速度與功率表現。
* f' ?# M+ D& [+ _# ?' X0 f
* P  _" P, C- y. v$ Q9 R1 N市調公司Semico Research認為半導體晶片的效能正持續將大宗CMOS製程的功能推向極限。Semico Research公司的總裁Jim Feldhan表示，高效能晶片為SOI技術提供了近期最好的機會。可攜式產品正快速演化，需要高效能的視聽平台，而SOI技術所提供的速度與功率上的優勢，正能滿足這些需求。因此高效能運算、通訊與網路應用產品在接下來幾年的時間，都能利用SOI技術所帶來的優勢。Semico認為投資於65奈米及45奈米製程SOI製程的公司，在搶佔32奈米製程市場上有較佳的機會。ARM公司與聯華電子的合作跨出了非常重要的一步。這代表著第一家位於台灣的晶圓專工公司對於SOI技術的堅定承諾，將會提供無晶圓廠設計公司與整合元件廠在市場上有更多的選擇。
9 ^) J! ]0 A- l7 n. w2 M
8 Q. m2 y$ M7 M& p  Y3 F- R  u聯華電子多年來研發SOI技術，這項技術則是始於2006年1月聯華電子與SOISIC公司策略合作開始。2006年10月ARM公司併購SOISIC公司並與SOITEC公司合作，並延續與聯華電子的合作，開始為大宗CMOS（互補金屬氧化半導體）製程提供SOI設計單元資料庫與多樣化的實體IP。為了協助聯華電子在現有的大宗65奈米CMOS L65SP製程外衍生出SOI版本，ARM公司提供了所需的特定模組以研發並驗證這項製程，其中包括了設計規則、元件的電子產品特性分析與電路模擬的模型。L65SOI製程配備有1V多重電壓薄閘極氧化電晶體，2.5V厚閘極電晶體作為輸入╱輸出之用，以及1V 0.62平方微米6電晶體SRAM位元。整套製程設計套件已經完成，並且準備提供給客戶使用。
  A) I; p9 e" u/ F
聯華電子市場行銷處副總鍾立朝表示，我們對於這次合作的結果感到很滿意，這讓我們成為第一個研發並提供完整65奈米SOI解決方案的晶圓專工公司，我們運用ARM公司在設計支援方面強大的SOI專業知識，結合我們量產的65奈米製程，能快速的發展並且將SOI製程推出上市。我們期待盡快將這項極具競爭力的技術提供給我們的客戶使用。

測試晶片中使用的ARM公司標準元件支援多重電壓與多重電源供給電路設計，輸入╱輸出是3.3V訊號容忍度，而記憶體編譯器經過最佳化，適合高速與低功率消耗。初始電路分析指出，相較於同樣效能的65奈米大宗CMOS製程，此設計節省了20%的面積與減少30%的電源消耗。SOI技術同時也可提供比大宗CMOS製程最高到28%的速度強化以及降低10%的電源消耗。

2 p; X, j/ @" g  lARM公司的實體IP行銷副總Tom Lantzsch表示，目前市場上整合元件廠對於SOI技術所能提供的效能需求非常強勁，我們預期聯華電子提供的這項新製程，將能使無晶圓廠設計公司的領導者使用SOI技術並且開始進行試驗性的計劃。我們的下一步將是擴展提供的內容，將其延伸到更先進的製程節點，並且推出與這個方案類似的完全晶圓專工計劃至大宗CMOS製程領域。