Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 17820|回復: 13
打印 上一主題 下一主題

[問題求助] 现代的高压ESD

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-5-30 22:24:52 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
最近要用到现代的高压ESD,有谁可以提供一些参考吗?, m, J0 w) C9 m' L' \
因为现代那边没有提供高压的ESD rule,自己画的时候不太敢随便画,,5 h! x3 e: f0 T2 e4 j/ L
希望有经验的前辈能给点建议,大致的rule可以建议一下吗?
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
14#
發表於 2012-7-12 12:16:35 | 只看該作者
学习学习!!!!!!!
13#
發表於 2011-7-19 12:30:31 | 只看該作者
L為最小的通道長度,一般而言,通道長度愈小,靜電放電防護電晶體的耐受度愈小。增大通道長度可使靜電放電耐受度提高。但是必須同時增大防護電晶體的寬度。如此一來便會使佈局面積增大而使成本增加。
12#
發表於 2009-8-5 19:50:29 | 只看該作者
原帖由 sjhor 於 2007-6-1 08:56 AM 發表 ! t9 |* S$ G4 U: W% j; x% j
10V/per 1um width
3 i) |& [. E* o$ ]0 U; @7 l, J# b

$ ?* h9 z; d6 B5 n这个值是怎么来的呢?
11#
發表於 2008-10-23 12:23:46 | 只看該作者
如果是高壓的FDMOS,難度更高!因為這種device天生不利ESD.
10#
發表於 2008-10-23 09:35:29 | 只看該作者
原帖由 sjhor 於 2007-6-1 08:56 AM 發表 7 T, w: U0 s7 R5 M9 q
其實用普通的 CMOS ESD protection 就可以唷!!' }$ {: X8 k" v; e$ _2 W
PMOS/NMOS 的 diode 就可以了! 10V/per 1um width 應該就可以約列算出你所需要的 size!!( C1 T; J! i. Y+ y" Z% g
再加上 VDD/GND 的 ESD Clamp circuit 應該就可以了!!6 U2 d4 o7 z: D
不過  大部分的人 PM ...

, |/ m! P# j7 G* d3 I* u- r9 [& g+ |; U
"10V/per 1um width "有疑义,因为比如W=300um,L=0.5um与L=0.35um应该有很大差别吧!
9#
發表於 2007-12-11 19:54:31 | 只看該作者
多謝!
2 G, Y0 s: O( ~謝謝版主了,又了解了新知識了呢!4 S7 k- P. d, e
扫扫盲,呵呵。
8#
 樓主| 發表於 2007-8-22 21:52:22 | 只看該作者

谢谢

谢谢大家的热心答复: v/ w% g8 a1 d
嗬嗬,我在题目里有标说是现代的哦,
; E- _' m8 N4 J) {7 r+ }0 N8 p其实有时候代工厂可能没有你现在要用工艺的esd rule,
9 e3 F. u2 }- t  ?所以这个时候就只能凭经验来画了
7#
發表於 2007-8-1 21:18:44 | 只看該作者
一般代工廠都有ESD rules,只要照話就好了,或是請帶工廠提供也可以。
5 c7 J' Z. F3 g1 @( e+ z
1 q+ E. Q1 }2 v' jsource contact 照rules話就可以了,drain contact 一般約為source contact 3-5倍不等。1 L* }4 ?7 m! e- `* A
, o# @& `: A; e/ I
pick up 與guard ring之diffusion約為4um,pitch 一般10-20 um 不等,以上為一般之經驗,詳細需參考foundary之 design ' L7 F( b1 M/ H) N% P2 ?, F) _
guide。
6#
發表於 2007-6-7 18:29:08 | 只看該作者

回復 #5 amanda_2008 的帖子

請您先告知大家,您要下的fab是哪家,什麼製程(process),這樣才好回答您。5 i& \, N2 R' z  v4 v9 d
每家的參數數值都不太一樣。! b5 y( K$ f$ m
( f/ R( z1 R0 \
如果您手邊有該家fab的design rule manual, 裡頭應該會有ESD design rule。
5#
 樓主| 發表於 2007-6-1 13:57:40 | 只看該作者

感謝

呵呵,謝謝版主同志,+ c' e: L6 V4 k' \0 D
不過不同的工藝,我是怕ESD的rule待會不滿足,
( {6 R9 \% r( ^5 u' b) G2 w- t3 F比如説D端contact到gate poly的距離大致怎麽來決定,
9 B% `7 r/ Q7 i. x. c/ m( xD端或者S端到guard ring 的距離我又大致可以設為多少呢?
$ R9 R1 [( n; _3 |* g雙層guard ring之間的pitch又是多少,然後guard ring的diff的寬度要多少呢?0 y5 m8 v& m4 E( y6 S! U: [
版主同志,麻煩你再告訴我一下哦
4#
發表於 2007-6-1 08:56:07 | 只看該作者
其實用普通的 CMOS ESD protection 就可以唷!!
4 F) ^1 `4 M! J& Z: g" L: WPMOS/NMOS 的 diode 就可以了! 10V/per 1um width 應該就可以約列算出你所需要的 size!!
; v1 b  k3 f: u9 B( p再加上 VDD/GND 的 ESD Clamp circuit 應該就可以了!!) R( C2 s6 s* ^$ b* J6 Z7 ?; T) E
不過  大部分的人 PMOS/NMOS 的 size >=300Um,  以3KV來設計比較好唷!!
3#
 樓主| 發表於 2007-5-31 14:14:43 | 只看該作者

.........

我想先問一下阿,平常的工作電壓是20v,那對於ESD的畫法應該也會有差吧?
* _) P: T' r/ E5 N% A( z: X% F我的高壓是指芯片平時工作時的電壓是20v,而ESD的承載電壓,9 M% }. N7 i. g$ n2 P9 Q
是HBM2KV,MM200v,
2 _! C1 d& B) d( z' W* N3 f如果能給我一個答復,我感激涕零,
  b; E- g0 @  L2 |$ Q3 m5 L, d但是不好意思,沒有米米的回報,因爲我的已經是負的了

評分

參與人數 1Chipcoin +2 收起 理由
sjhor + 2 沒關西!!歡迎發問!!

查看全部評分

2#
發表於 2007-5-31 08:22:21 | 只看該作者
可以請問一下你所指的高壓ESD 是幾KV阿
) u' ]+ m& @# l+ M) J  Y. y# ]( D可以盡量寫清楚嗎...感謝
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-2 07:29 PM , Processed in 0.155009 second(s), 22 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表