應用於系統晶片之矽智財共同驗證與快速雛型技術（SoC Technical Journal)

masonchung

隨著製程的快速推進及積體電路（IC）設計
複雜度之大幅增加，系統晶片（SoC）及矽智財
' {1 a' w5 g6 m（IP）已成為IC 設計領域逐漸流行之趨勢。從
傳統IC 設計邁向前瞻性之SoC/IP 設計之際，設
, Z. x9 r/ z& T/ @6 w$ I  @計者會面臨設計複雜度增加，而導致驗證時所需
給定的測試輸入數目增加、模擬時間加長、以及
整合不易等諸多挑戰。因此，如何建立一個百萬
; A! O' z, R) p: c9 S/ i邏輯閘以上之SoC/IP 快速雛型驗證平台，以期
能夠有效的加速產品開發週期，同時降低成本、
) X6 x8 K) d* k* g8 O風險與增加產品開發第一次就成功的機會，實為
0 }2 ^; \) s+ T% G/ N刻不容緩之事。
$ Q( O7 g0 O; o6 v同時，為降低成本與趕上產品市場的週期，
許多晶片製造業者轉向求助於具有已驗證過的
Hard IP 及Soft IP 的IP Provider，因為相較之下，
) {2 H' Y0 G7 }  M! H: v. uHard IP 與Soft IP 比較具有彈性，他們不但可以
透過不同的Foundry 廠製造外，還可以經由最佳
: }' O: ?( T. \, v# _# Q: b化使IP 在產品的表現上更加淋漓盡致。儘管此
做法可以大大的減少新的設計在成本及產品市
場週期的風險，但如何能成功的將IP 整合的關
* u5 F8 q, Y' H: \! [鍵問題仍待克服，因此造成快速雛型技術（Rapid
Prototyping）應運而生。
* u5 H. }4 n' v  j! n閱讀權限 10
- g; @% q( l9 i: t% I# m1 J: |3 C

遊客，如果您要查看本帖隱藏內容請回復

遊客，如果您要查看本帖隱藏內容請回復

( H% l% z$ ~0 ^
[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]

phoenixfeng

i love it very much, rapid prototyping is so important that it's valuable to research on it
. a0 h7 ?. z' G9 r; has far as i know , the cost of rapid prototyping is large, but it is smaller than the cost of
+ {! E# Y2 W$ s+ r+ A0 xproduct failure

henseneg

好像是很不錯的文章...下載來看看...感謝分享