open drain問題

addn

各位 大大

請問
: Z  b) v6 W6 p& Y8 u3 hALTERA CYCLONE2 2C35
要怎用VHDL CODE描述出OPEN DRAIN呢
4 B' u' j: X# z8 @1 q
5 A- C" o& R, ^- ?7 A% s謝謝

tommywgt

哈哈..."沒聲" give me five la...

masonchung

直接可接 5V LVTTL logic
因為5V LVTTL VIH=2.4V
因為下一級是 Bi-directionl opendrain ( 5V LVTTL )
! }# S( Z! x% Z  F# R2 j! T* [所以還是要10k pull-up 到 3.3V
這樣子應該是沒問題
% g/ m  w& C' H3 k
; m$ o; ~+ `5 g2 A[ 本帖最後由 masonchung 於 2007-5-20 11:40 AM 編輯 ]

addn

您好

# h% R( B7 j/ S( T' W- U) g; c( o如果一邊是cyclone2下一級是5v ttl如下圖
, [: V3 \3 I& ]# \* }& X/ @
謝謝

masonchung

若是兩邊都是 Cyclone II 接 Pull-up 10k 到 3.3v

, S) P. p/ N5 r2 R, A若是下一級是EPC2 則要看有無使用 internal pull-up

- m0 C' k3 S6 k8 K6 y- G[ 本帖最後由 masonchung 於 2007-5-20 12:32 AM 編輯 ]

addn

您好

' u6 n2 H: z8 {( P) J/ s那如果要做雙向open drain那該怎接呢
謝謝
, u4 I4 N- [+ C
% d$ [! X- ~( F: f( I

masonchung

前一級要是一個5.0-V device,需接一個限流電阻
請看圖10-21 , 還有10-34頁的解說
但是下一級的話,可以推得動5.0-V LVTTL device, 不需接pull-up 電阻
' n* U- A& M5 }- G/ @If VOUT of the Cyclone II device is greater than VCCIO, the
% @# E7 b; a1 e* FPMOS pull-up transistor still conducts if the pin is driving high,
preventing an external pull-up resistor from pulling the signal to 5.0-V.
, y: z: p( y7 s
[ 本帖最後由 masonchung 於 2007-5-19 03:26 PM 編輯 ]

addn

您好
3 F9 s8 D: w3 }3 J+ `
請問這樣做的話,那open drain的輸出可否接一提升電阻在接到
5v or 12v的電源呢
9 N: Q+ k; Y$ ^) }/ {1 h
7 h8 Z% w" z3 o) b. C謝謝

masonchung

Q<='0' WHEN X ='1'  ELSE 'Z' ;