工研院與安霸電子採用CADENCE VOLTAGESTORM 實現低功耗電子設計

jiming

益華電腦（Cadence）宣布工研院與安霸公司採用Cadence Encounter VoltageStorm電力分析技術，實現以消費性電子為目標的劃時代設計，滿足日益增高的低功耗規格要求。

工研院系統晶片中心副主任張志偉表示，運用SoC Encounter來完成先進的低功耗設計方法，包括DVFS、MSMV與電源切換。VoltageStorm用來驗證動態與靜態IR drop上電源切換的影響，以及驗證power ramp-up times仍在工程限制範圍內。VoltageStorm電源分析可提供寶貴的資料，幫助驗證自己的晶片上電力供應並實現最佳化，這是signoff解決方案的重要關鍵。
$ _1 Z! R0 L: E% K6 m7 g3 j
7 ~4 a; h9 R) x安霸的VSI部門副總裁Chan Lee指出：非常在意最新SoC晶片上動態IR drop的影響，如果沒有妥善管理，IR drop就會嚴重影響晶片。VoltageStorm能夠使power rails最佳化，並提高de-coupling capacitance的效率，因而使動態IR drop減到最低。

# B* v3 H( C1 Y7 @5 DVoltageStorm動態與靜態電力分析功能是Cadence低耗電解決方案的關鍵元素，也是Encounter數位IC設計平台的技術之一，廣泛且系統化的power rail驗證解決方案，運用在各種強調先進電源管理設計技術的SoC設計中。VoltageStorm是以Si2業界標準格式之通用功率格式為基礎，適用於設計流程中的特定節電技術，讓工程師能分享和重複利用低耗電智慧。