|
成也蕭何, 敗也蕭何
在SOC production test的世界中, 設備使用的"彈性"也是降低持有成本的必要條件," I1 h* ?# }6 C% X# Z
愛德萬自原先專注的記憶體測試市場欲跨入SOC測試, 利用其Handler最大並列同測能! v$ B2 O q! w6 z$ M
力(每次16個元件, 一般Memory Handler每次可測256個元件) 來提高效率並降低成本,
1 K, @! E: w* G) H乍聽之下似乎超越現在的系統 (一般每次可測4個元件) 但是
+ @3 `+ k8 \- i" s& ~1. 愛德萬的Handler並無法與其他廠牌測試機連接運作 (愛德萬不提供連線電氣規格), 設備投資彈性不足.- H# G- H2 T Y, i: J; F
2. 愛德萬的Tester無法與其他廠牌Handler連接運作, 萬一產品封裝格式M4841不支援, 生意也別想接了.
" F- D- k, T) U F& O3. 大型SOC使用高腳數大尺寸IC封裝, Tester I/O數量頂多支援同時測試2~4個元件, Handler再強也無用武之地.! ^( j6 u2 @0 l# a
8 C z2 Q, X. \1 g* Q) p換言之, 中型腳數(<=200pin) 之消費型IC, 應該是最能發揮該系統每次可測16個元件高效率的目標市場,3 |; q" q m4 z: }1 W2 F" j2 l
但是per pin 500Mbps or 800Mbps的高貴I/O又超出該市場所需, 開發低價200Mbps的I/O模組及
& H' x! L! q" ^+ K! g3 W高速3.6Gbps高速序列介面模組(for few LVDS/PCIe/SATA2/HDMI pins)才是符合市場發展的策略.
" P2 Q: D" x- A: T- B
- ^3 x2 T) C& R a+ R9 C另外該宣傳稿未見SOC測試常見支援Video AD/DA測試之14bit HF-AWG及Digitizer. Audio band的AWG
( X7 |! T2 l( j及Digitizer也不知resolution(18 or 24bit?)及noise floor (or SNR). 此外, 元件power supply channel數
3 r, L+ g& t* [' Y也是重點, 一般SOC的pad power與core power電壓不同, 再把analog power分離, 一個元件就需要至少
D. P9 @$ t8 `& } m, a' R3個分離電源, 測試機至少要能提供48~64個可程式分離電源, 才能達到宣傳的"一次可測16個元件".
2 h5 X1 ~& U/ [1 B+ p# @; O3 f, }! `1 o; g) a* E2 h, \
愛德萬T2000被Intel大量採用, 想必有過人之處, 但是台灣測試產業面對多變的環境及各種客戶, 7 t$ I. h. H$ }( S' ]0 X7 Y
彈性與效率是同等重要, 既然名為Open, 真的多open一些連接規格反而比較容易活. |
評分
-
查看全部評分
|