|
成也蕭何, 敗也蕭何
在SOC production test的世界中, 設備使用的"彈性"也是降低持有成本的必要條件,
7 n2 V @: {6 f) w愛德萬自原先專注的記憶體測試市場欲跨入SOC測試, 利用其Handler最大並列同測能; L9 P q! }% s$ M0 {9 C
力(每次16個元件, 一般Memory Handler每次可測256個元件) 來提高效率並降低成本,
: W3 z2 Y$ ?" Q1 M/ n乍聽之下似乎超越現在的系統 (一般每次可測4個元件) 但是
5 Q; d2 j3 Y& p- \# h% I1. 愛德萬的Handler並無法與其他廠牌測試機連接運作 (愛德萬不提供連線電氣規格), 設備投資彈性不足.
/ m1 P. m* ?6 R& p1 O2. 愛德萬的Tester無法與其他廠牌Handler連接運作, 萬一產品封裝格式M4841不支援, 生意也別想接了.
& N& U2 P) B. Y6 p; u: I# J; W. G3. 大型SOC使用高腳數大尺寸IC封裝, Tester I/O數量頂多支援同時測試2~4個元件, Handler再強也無用武之地.0 `: Q4 |/ H. {. K4 @
* ^ P( M! G l- D" F0 i
換言之, 中型腳數(<=200pin) 之消費型IC, 應該是最能發揮該系統每次可測16個元件高效率的目標市場,
* u6 x7 x4 I4 }但是per pin 500Mbps or 800Mbps的高貴I/O又超出該市場所需, 開發低價200Mbps的I/O模組及
+ s' x( V% U( _, e5 r8 L4 y7 L0 n高速3.6Gbps高速序列介面模組(for few LVDS/PCIe/SATA2/HDMI pins)才是符合市場發展的策略.( q1 s0 z0 }0 A
' E2 I: ? [+ m) X
另外該宣傳稿未見SOC測試常見支援Video AD/DA測試之14bit HF-AWG及Digitizer. Audio band的AWG: H, s" G- z4 N
及Digitizer也不知resolution(18 or 24bit?)及noise floor (or SNR). 此外, 元件power supply channel數# g) h; I2 `6 Z3 n2 }
也是重點, 一般SOC的pad power與core power電壓不同, 再把analog power分離, 一個元件就需要至少
: P5 N& {% h2 b8 ~( \0 J% ~& F" {3個分離電源, 測試機至少要能提供48~64個可程式分離電源, 才能達到宣傳的"一次可測16個元件".
. L' G3 j9 ~0 J" M, x7 m m
+ w/ }, \" j. p9 j5 b# ~0 M, {3 @0 O愛德萬T2000被Intel大量採用, 想必有過人之處, 但是台灣測試產業面對多變的環境及各種客戶, 6 q/ g- S5 A8 G
彈性與效率是同等重要, 既然名為Open, 真的多open一些連接規格反而比較容易活. |
評分
-
查看全部評分
|