|
因為 SystemC 可以囊括 high level abstraction 從 behavior -> transaction -> RTL, 所以學習 SystemC 可以從目的來分類:
- V& L0 L5 t5 x# i* L( ?6 e2 D/ O5 {2 ]2 ?% ]
如果你想做的是 RTL/testbench writig.
$ m5 l$ C, a$ q1 [( b' g底下這一本提供一組 SystemC 在語法上的 subset, 可以說是把 SystemC 當做 Verilog 來用:, ^3 i1 l, U* a* S N9 F1 z
"A SystemC Primer," by J. Bhasker R# V' M: n. B1 Q$ X
# J9 O& P/ r, a
如果你想做的是 modeling/TLM.
! [! Y, F4 p/ U6 t這邊難的地方在於會用到大量 C++ 的 class, template, 以及 object oriented 的觀念, 強烈建議要對 C++ 的 OOP 有點觀念:
, E! L' F/ `. ~& ?% W) ?; U"SystemC: From The Ground Up," by David C. Black and Jack Donovan
) t) F5 D3 [0 A* Z p5 T"System Design with SystemC," by Thorsten Grotker, Stan Liao, Grant Martin, Stuart Swan/ q% I1 W, T9 Y
5 I, a$ c; S `8 ]' i8 s$ e一般 research.5 e/ \4 U1 \3 S3 K8 s
包含較多觀念, platform, simulator kernel, simulation speed, verification 的探討:) y; c0 l- \% q$ E9 J/ K0 R
"Systemc: Methodologies and Applications," by Wolfgang Muller, Wolfgang Rosenstiel, Jurgen Ruf
. @1 u5 I9 d: \"Transaction-Level Modeling with SystemC: TLM Concepts and Applications for Embedded Systems," by Frank Ghenassia
% ^& I( h: S0 m; V0 P i4 A' F% Y/ b; {
SystemC 相關的 spec.
" B9 `/ R0 ^3 c如果要 implement hierarchical channel, 光靠 "SystemC: From The Ground Up" 我想可能不夠, IEEE 1666 SystemC LRM 可能可以協助更了解每個所用到的 class, 以及各個 class 間的 relationship. TLM-2.0 目前有 OCP-IP 和 Greenbus 已經採用 (commercial tool 的 bus model 可能也有用). SCV 我個人尚未成功 compile, 可能麻煩其它先進補充 :
+ N7 b5 W7 i1 y5 c( u2 {7 R/ {IEEE 1666-2005 Standard SystemC Language Reference Manual (LRM); ]$ d. P4 n, {' B9 I( |$ B8 \
OSCI TLM-2.0 USER MANUAL" ?& J- |, n) ]; E
SystemC Verification Library (SCV)
9 u/ _& l% e0 e; G上面三個都可以由這個網址下載: http://www.systemc.org/downloads/standards/ |
評分
-
查看全部評分
|