|
|
目前看過的Tool :
8 v+ e+ \5 i/ \! E! m8 lSynaptiCAD 12.06a , QuestaSim 6.2b ( Mentor Graphic ) , 這兩個都可以在"網路"上找到
; d8 `# V q6 `1 ^4 v9 w" q; U. ^+ b7 `. A3 u: s
SystemC level 比較上算是 HW&SW的 co-sim , 如果要看IC behavior 比較上用SystemVerilog較多" P6 w9 ]" k# V
不過TLM model 倒是兩者都有人建 , 如果看AVM ( Cadence 推的verify 架構 ) , 他舉例子
( Z( P* ^; h+ u V0 R* T% z% K8 q會SV( SystemVerilog )&SC( SystemC )都有舉9 Y' {1 K1 J8 D8 O: `# n% \
! m5 t/ q6 E$ w% r
SV最大支持者是Synopsys , 他推的VMM就全都用SV當例子講解了- j( A: V/ d# ?& A0 N, @$ ~' P& n' |& @
所以VCS新版的能不能跑SC就不知道了(VCS一定可以跑SV是確定的,SC我猜也許可以吧 )+ ?; N9 Z, ?& X3 a$ B( P, @
/ _( v) G6 b/ s9 @
Cadence的LDV因為不太好"找"不知道支持到哪 |
評分
-
查看全部評分
|
[複製鏈接]
IP卡
狗仔卡
發表於 2008-2-29 10:43:10
顯身卡