|
5#
樓主 |
發表於 2007-5-2 13:16:50
|
只看該作者
感謝大大回應我的問題
9 C2 J0 h/ T1 V9 }' ~+ H7 `) K; R/ z. W' D, `/ ] @1 h3 m
xc2v6000確實是 Core Module 和 Logic Module 分開的,而jumper確實也有調整了
# f% G0 }; K: L) o7 U9 h, K3 Q2 b5 b0 t7 X
所以說依照大大所說,ㄧ開始我有一個.v檔,經過一連串的compiler,synthesis,implementation之後所產生的bit檔...並不能夠直接燒錄到FPGA中?還要再另外多做一個動作(寫.brd檔)才能完成燒錄,是這樣子嗎?
2 A; S, S. P: Z+ H- f& u2 Q4 z- g7 ]/ u
還有一個問題就是說,還是我ㄧ開始板子設定就錯誤xc2v6000<---沒看到這個型號# ]( R E% y" o0 y2 Q# b4 V
6 \8 c6 f; m' C4 \所以我選 family: virtex2p
$ P: M9 u+ K) S( a$ j8 m. M8 a! a device: xc2vp4
$ s4 G' \( W/ E" L package: fg672<----這個不知道幹麻的..亂選
) {1 E, a, @8 @0 }8 G4 a( l6 A' o7 }& O$ n( Y) a( d
還是我其實一開始就設錯了,所以造成一連串的錯誤
: J( k6 _* G! `# M" D( `3 w i! w' Y
希望大大能夠幫我解決問題..感謝感謝7 p& f. e7 c0 @* ~% h7 `( S: M: ~+ x
8 h" Z3 b3 Q" C% A& d本人現在還是在學學生,所問的問題皆是上課同學接下來的LAB,所以懇請各位大大幫忙 |
|