可程式化計數計時器8254問題

masonchung

把#1圖和#2圖對照一下
就知道為啥是這樣子囉
' t9 K8 B" `2 m  h4 f4 l$ [#1圖的答案就在#5你自己問的問題中
因為clk下緣會造成Counter變化
) ?. ]$ K# o0 G2 o所以紅色區域不能為/wr的上緣
會Latch到不確定的值
' ?8 C' V' {8 p
# ~2 c+ m* X( f. l. f[ 本帖最後由 masonchung 於 2007-5-11 12:54 AM 編輯 ]

masonchung

把軟體和硬體所能做的事混在一起的話,好像就弄不清楚囉∼
1. ==> 軟體命令 在 /WR (硬體訊號＝0）時當然可以任何時間下鎖住命令(軟體命令） Latch值
: p( r% s' K0 u3 x7 J2. ==> 硬體設計解決
( G1 m% g; y% ?3. 這個還需配合Latch Enable 的訊號(Gate？）才知道

其實我也沒仔細看過8254只是實驗課有寫一下程式去控制一下
但是真的這些IC的SPEC是給外面的應用電路來參考時序圖
除非把8254的內部電路展開,我們才能說明這個時序圖
" z" A* S% ]  {- J2 Z! f
' Y- r, P/ N  o+ e7 F2 q* I# B[ 本帖最後由 masonchung 於 2007-5-11 09:40 PM 編輯 ]

masonchung

If CLK present when writing a Counter latch or ReadBack Command,
2 E! X0 w  x' |/ ~, V; ~7 z) _7 wat TCL min CLK will be reflected in count value latched ==> TCL 為負值 ,counter 正要開始變化, Latch值為舊值
at TCL maxCLK will not reflected in count value lached.==> TCL 為正值 ,counter 正在變化中, Latch值不確定

0 T) G) S8 ^. F' D/ F) ~∼這樣應該很清楚了
+ K4 t6 }) X1 Q  c" d$ z: G/ j
[ 本帖最後由 masonchung 於 2007-5-11 10:39 PM 編輯 ]

masonchung

意思就是只有在 /WR =0 時 控制字組 D7~D0 才有意義
+ z3 @; {# C5 z* Q9 t( K/ O7 V- X(/WR上緣剛好落在tCL MIN-40~MAX45的區間內)＝＝>這個是在考慮8254外部電路訊號的設計,不允許的狀況
所以,CLK可以不一樣嘛?
8 J5 X4 L% h6 c" z% p對了,LATCH_EN 你可以研究一下 就知道有無TCL時序限制

[ 本帖最後由 masonchung 於 2007-5-11 10:50 PM 編輯 ]