|
原帖由 masonchung 於 2007-5-11 09:06 PM 發表 4 k# R+ D8 @0 C N" S
把軟體和硬體所能做的事混在一起的話,好像就弄不清楚囉∼
. W- E5 h6 c; [/ x4 t3 X! d/ f5 m1. ==> 軟體命令 在 /WR (硬體訊號=0)時當然可以任何時間下鎖住命令(軟體命令) Latch值 a5 W7 o$ w$ c* O) H3 n
2. ==> 硬體設計解決* Q1 l7 t6 @' Y2 a! u
3. 這個還需配合Latch Enable 的訊號 ...
( W9 @' t9 o. I% {! [
6 {3 q- N R$ I" x( K1 I板主大大您好! r8 m4 \* s1 B; c d6 R0 \1 R
1 I9 b2 y1 b2 y; q6 e我還是不明白"軟體命令 在 /WR (硬體訊號=0)時當然可以任何時間下鎖住命令(軟體命令) Latch值"# c! G) C( Z- O4 g1 i$ n
的意思
- E. G, D8 d w8 c9 K
7 Z' o1 q( M7 Q* p: Q- z n假設用51來控制8254,且51的系統CLK與8254的CLK不同步,
X9 |/ t; _, |: ^% p9 V9 I" h6 K當51下鎖住命令時8254的CLK還是繼續在跑阿,51根本不知道
T/ o/ K" U# ?" v7 |8254的CLOCK現在是什麼狀況,不會有剛好鎖到不確定值的狀況嗎???
% c! h7 f$ W" q; w- U p g(/WR上緣剛好落在tCL MIN-40~MAX45的區間內)0 X$ G4 z, z3 X7 \$ L) J8 F) y
4 P7 ]% k" J% y7 x
, h" v( N) u7 F可惜8254的DATASHEET裡面沒有詳細完整的內部構造電路圖2 l, O$ H9 Y* V. a5 @0 N
6 T5 S% s/ b# A: p# k
我以前有用VHDL來寫8254的功能,可是在LATCH這部分的控制總覺得怪怪的: R0 i0 e9 ?- T3 t+ `, j N! v
上GOOGLE搜尋也找不到相關的詳細參考電路或設計 |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
評分
-
查看全部評分
|