|
原帖由 masonchung 於 2007-5-11 09:06 PM 發表
3 h: V R% z+ T, R1 k- v9 a3 T把軟體和硬體所能做的事混在一起的話,好像就弄不清楚囉∼. ^' O0 a9 c5 D% ^ V9 g
1. ==> 軟體命令 在 /WR (硬體訊號=0)時當然可以任何時間下鎖住命令(軟體命令) Latch值+ R0 m( e8 q, F! M5 c9 m
2. ==> 硬體設計解決
9 ~2 j# [8 d% Q2 }" F, D* k! V3. 這個還需配合Latch Enable 的訊號 ...
' c' x( i2 N. R U; j& S2 h
, e- Y" \2 ~6 x. a板主大大您好
% K7 s, C% R' l! P* Q2 O2 u% W/ x' J. G" M: y, k
我還是不明白"軟體命令 在 /WR (硬體訊號=0)時當然可以任何時間下鎖住命令(軟體命令) Latch值"
' T' s6 q b+ H! @的意思# A! g3 c2 U, B" }
4 i. S! ~+ E4 y- j' r
假設用51來控制8254,且51的系統CLK與8254的CLK不同步,7 q. u0 K( J. F
當51下鎖住命令時8254的CLK還是繼續在跑阿,51根本不知道
6 t4 |4 r+ F) S; d* F8254的CLOCK現在是什麼狀況,不會有剛好鎖到不確定值的狀況嗎???+ F0 E/ E7 {8 P, o% B5 p
(/WR上緣剛好落在tCL MIN-40~MAX45的區間內)
) q9 x& m3 W5 }; ]4 t6 o, j
& e* N' U. ]) V" K( X/ p8 P7 V9 F. t9 b# F" }
可惜8254的DATASHEET裡面沒有詳細完整的內部構造電路圖
7 O* b1 ~5 I1 w) J4 C9 i( `; Z5 b* X+ _
我以前有用VHDL來寫8254的功能,可是在LATCH這部分的控制總覺得怪怪的
' N! Q/ O) O6 \9 i- E I* g! a上GOOGLE搜尋也找不到相關的詳細參考電路或設計 |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
評分
-
查看全部評分
|