|
原帖由 masonchung 於 2007-5-11 10:45 PM 發表
8 F( Q% i/ r. x, h8 d% V意思就是只有在 /WR =0 時 控制字組 D7~D0 才有意義
. b( X1 V0 d# H& K& c1 I(/WR上緣剛好落在tCL MIN-40~MAX45的區間內)==>這個是在考慮8254外部電路訊號的設計,不允許的狀況
0 x/ J3 k$ k$ T8 B" N0 U所以,CLK可以不一樣嘛?5 s) `' R/ d% @: j3 M( l
對了,LATCH_EN 你可以研究一下 ...
, q5 E% Q" v, n, y% |9 d
; Y( Z4 P5 }6 O. M% b3 L7 Y$ @+ C$ `1.
% \- g& `+ X3 q, c3 N8 f$ p 原來CLK要一樣或者有同步
4 U. @) l! z% O+ R$ n6 |2.
( K2 f, {3 e& F: s "at TCL maxCLK will not reflected in count value lached.==> TCL 為正值 ,counter 正在變化中,% y0 a3 c, `. e# e
Latch值不確定"5 @1 s: z# T9 O
1 m4 a( k! Y* Y4 Y1 J# S' r0 N
這點我倒認為他的意思是tcl大於等於max 45ns時會鎖到新值,而不是不確定,不曉得我的想法對不對? |
評分
-
查看全部評分
|