|
原帖由 masonchung 於 2007-5-11 10:45 PM 發表 ; r2 ]5 l& D" s
意思就是只有在 /WR =0 時 控制字組 D7~D0 才有意義- ?. \. e8 n) P2 G& `) ^, P
(/WR上緣剛好落在tCL MIN-40~MAX45的區間內)==>這個是在考慮8254外部電路訊號的設計,不允許的狀況# r, J; o# l- I- i
所以,CLK可以不一樣嘛?4 [: l1 f7 Z0 t. y! j+ Q7 O/ y
對了,LATCH_EN 你可以研究一下 ... 2 z! c4 U' m6 g4 t# `& f. n
1 } C5 M, l+ f# R5 k: `, r1.( I( P3 Q G9 r4 _4 I! J
原來CLK要一樣或者有同步' e' U8 @& L2 T0 M! f
2.$ N5 y" _& A0 V. ?! J
"at TCL maxCLK will not reflected in count value lached.==> TCL 為正值 ,counter 正在變化中,& Y9 r+ o8 z/ a4 o& l
Latch值不確定"
6 U( ^$ X9 [5 P& K$ Z3 O g
5 [, H+ G) J0 H v4 x$ \ 這點我倒認為他的意思是tcl大於等於max 45ns時會鎖到新值,而不是不確定,不曉得我的想法對不對? |
評分
-
查看全部評分
|