|
原帖由 tommywgt 於 2007-4-16 02:14 PM 發表 5 h/ b- S' x) y+ ?3 `- s
如果倍頻是成功的, 那phase shift就只是調整cycle中的1->0, 0->1的時間, 不是嗎?
% c" P6 s! j( T j4 h
, j- q/ ^( C7 s" D2 ^0 U% q J4 `+ y+ Q1 S, |/ f5 d' p% @
想法是這樣沒錯啦..* b4 W8 f: F1 k, K! a& L) s
以2.457MHz的clock來說...: l2 `" {+ X6 M, ^
你會需要12bit的counter來數high是多少跟low是多少..(因為pwm的duty是會變的)
9 n) u0 P$ D1 G. I ushift-->one counter
! Y3 _! a- R3 J! k. b. S: Smemory high-->one counter: N" _, W- R# p+ q6 h
memory low-->one counter
, H) M1 B r m/ [5 K' J/ i我目前是要用到四個counter..., Y5 r; C2 r2 P" H5 Q2 @
不過這樣做起來感覺很不好...% w- M8 j" `6 L7 ~5 ^0 \9 U
8 {; j/ I4 X3 V( a- N# I8 X而R G B各要一組shift..8 c9 |: v4 D& p! L! e Z
128microcell已經被我寫爆了...唉.... + ~, I$ O: m: s1 |4 L7 n0 ]
2 B) O% D$ A w) e' u其實光是寫同步的的code...128microcell就已經被我寫爆了呀
3 h* m7 L! P) ~+ a( S* Y8 I* d5 c(目前是用lattice的 iM4A5 128/64)* |7 J5 Z1 n6 Y ]: }- w" {# z
# U$ B8 {2 V8 N( G* o& u' i
所以才會問各位先進是否有其他的想法..... |
|