|
... 這樣說吧
! V# b. M+ H5 c! F2 F如果有 PIXEL CLK 就用它除頻, p9 W5 l) g% W: o# E0 e; J
如果有 HSYNC 就用它倍個幾次; G0 c) Q7 ]! I# @' ^0 g
( F, ~! n% @& u( w4 K
因為 PIXEL(DOT), HSYNC, VSYNC 之間有一定的倍數關係2 X& M. o8 O5 P+ ^. K$ c
如" t4 A( Y3 W: _8 e
640x480@60Hz => 25.175MHz (39.7ns)$ ?& c% y# U$ v; H6 E5 y
DOTx800=HSYNC, 39.7ns x 800 = 31.469us
( a8 L, A% P% } c% _2 g) m HSYNCx525=VSYNC, 31.469us x 525 = 16.52ms (60Hz)9 w9 U5 T" R/ `: B* B
所以這樣的CLK一定會和VSYNC同步 (詳見VESA Monitor Timing SPEC). G0 p& `% v5 n% j
3 Q+ r8 B4 J6 L& w5 h; X接下來如果要VSYNC時不出CLK.. 那就用個AND閘吧 (看你用哪個MODE, SYNC有High或Low)
0 _/ J7 p/ h, J! G- U# c' u1 N- z# {6 Q- ^& m7 G
還是我想的清況和你不同呢? |
|