Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 31553|回復: 29
打印 上一主題 下一主題

[問題求助] PLL 的實現方法?

[複製鏈接]
1#
發表於 2007-6-8 19:19:44 | 顯示全部樓層
問一下下...
7 i; `1 M  P3 [5 j" j3 b# `, f( _/ D
你有HSYNC可用嗎? MODE 有固定嗎 ?
5 f1 I7 \2 A  O有的話至少已經上 KHz' j4 t  L% V+ ]! `& {8 J
而且就倍數來說一定也會跟VSYNC同步吧
2#
發表於 2007-6-10 21:50:08 | 顯示全部樓層
... 這樣說吧
! V# b. M+ H5 c! F2 F如果有 PIXEL CLK 就用它除頻, p9 W5 l) g% W: o# E0 e; J
如果有 HSYNC 就用它倍個幾次; G0 c) Q7 ]! I# @' ^0 g
( F, ~! n% @& u( w4 K
因為 PIXEL(DOT), HSYNC, VSYNC 之間有一定的倍數關係2 X& M. o8 O5 P+ ^. K$ c
" t4 A( Y3 W: _8 e
   640x480@60Hz => 25.175MHz (39.7ns)$ ?& c% y# U$ v; H6 E5 y
   DOTx800=HSYNC, 39.7ns x 800 = 31.469us
( a8 L, A% P% }  c% _2 g) m   HSYNCx525=VSYNC, 31.469us x 525 = 16.52ms (60Hz)9 w9 U5 T" R/ `: B* B
所以這樣的CLK一定會和VSYNC同步 (詳見VESA Monitor Timing SPEC). G0 p& `% v5 n% j

3 Q+ r8 B4 J6 L& w5 h; X接下來如果要VSYNC時不出CLK.. 那就用個AND閘吧 (看你用哪個MODE, SYNC有High或Low)
0 _/ J7 p/ h, J! G- U# c' u1 N- z# {6 Q- ^& m7 G
還是我想的清況和你不同呢?
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-4 02:33 AM , Processed in 0.102006 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表