PLL 的實現方法?

zanthia

如果 jitter 要求不是很嚴格的話,
6 m* A7 S, f) E1 o利用 74297 的電路來參考 60Hz 或許可以;
$ j# b" S$ S2 R* hDCO (ID counter) 跑在 2.457M * 32 對 CPLD 應該是很容易作到...