|
原帖由 tommywgt 於 2007-4-16 02:14 PM 發表
3 c; f) C+ D& j$ b8 K# A9 F如果倍頻是成功的, 那phase shift就只是調整cycle中的1->0, 0->1的時間, 不是嗎? 5 S0 u& t X* ]8 w6 l
( i0 W) k) _: y5 q. x8 P6 j5 U
! i$ |5 z5 ]. ~" H, S& r想法是這樣沒錯啦..
0 e0 o9 @. H$ e) q- \8 C$ y, J以2.457MHz的clock來說...5 X+ N- h1 `- u2 @* B9 e% X9 C
你會需要12bit的counter來數high是多少跟low是多少..(因為pwm的duty是會變的)
( f$ @' h# \5 e1 \, Z/ @shift-->one counter5 G& Q% z: A, J1 O4 [ t% e
memory high-->one counter
) d- F( i* A8 A* n& a1 G G. R# omemory low-->one counter% i4 t d1 m, C! D4 G
我目前是要用到四個counter...7 a/ z5 R8 Q) C, t, P! S! K& a
不過這樣做起來感覺很不好...
2 D) {- A9 {) E1 W3 X. R
: Q" N/ N4 Q" N而R G B各要一組shift..4 M0 k* X8 w; v& T: b- H7 g
128microcell已經被我寫爆了...唉.... . [( ` X6 H- i2 C2 `) g! y* s, S( x
$ ?- {2 P, w+ o6 m6 e
其實光是寫同步的的code...128microcell就已經被我寫爆了呀3 L# b% A' a! ?: p1 O
(目前是用lattice的 iM4A5 128/64)
Y$ z: t$ w/ m3 C+ B* b4 i; D; Z0 \( @# W* m; p
所以才會問各位先進是否有其他的想法..... |
|