|
原帖由 tommywgt 於 2007-4-16 02:14 PM 發表 ' R8 u7 y) G7 S0 D
如果倍頻是成功的, 那phase shift就只是調整cycle中的1->0, 0->1的時間, 不是嗎?
3 y# z" [- U+ `! k+ U, r7 j$ Z7 U/ N0 @) W) y$ \
3 j: x& P/ |3 P# ^
想法是這樣沒錯啦..
0 T! L3 H3 C& w; _/ w% o( C+ I以2.457MHz的clock來說...3 t. p# W/ y) B, H1 r3 k7 I; }
你會需要12bit的counter來數high是多少跟low是多少..(因為pwm的duty是會變的)/ u; v3 ?! O* ~" h I
shift-->one counter" F+ A7 H. P' n0 P9 s
memory high-->one counter
: `" i' N, |1 S* }$ K, }- Y4 ^memory low-->one counter: L4 S, q. w) ^
我目前是要用到四個counter...
; W& M# H3 z! v$ X* @; X不過這樣做起來感覺很不好...) V) e$ C1 a6 M: [$ E' Z. F d
$ ~% K5 |# z9 ~) [! B( N
而R G B各要一組shift..9 E. B& T2 V% k9 Q: D* p
128microcell已經被我寫爆了...唉....
& o4 U4 A2 L1 ~' r! E, x
1 {5 m7 n. R2 d, S其實光是寫同步的的code...128microcell就已經被我寫爆了呀
: q: X6 {5 R2 F2 C, R+ N4 X, K(目前是用lattice的 iM4A5 128/64)
9 `9 j/ _: k2 ]5 d* w4 F, K/ B, J9 ~) X
所以才會問各位先進是否有其他的想法..... |
|