|
7#
樓主 |
發表於 2007-3-29 20:45:31
|
只看該作者
搞了二個禮拜的CD4046 (PLL)..還是覺得無解....1 H) D% A( g$ }0 v. Q
我的function如下..
+ A# ^6 a/ W! ]+ R6 @% ]0 Z' P用60hz的frequency去產生2.457Mhz 的frequency...
( l9 C8 y7 e6 b$ R, _2.457Mhz是要給LED driver當clock input用的...
9 h/ q: P7 g, h! p( [* @! X這樣LED driver所產生PWM才可以跟V-sync同步...
/ B B$ d) \( i$ @# C5 }- K$ A: o現在遇到的問題有下列幾點..
: R! E3 o/ g( i+ R7 E* V# h9 V1. 60Hz要產生2.457Mhz.....60*40950 = 2.457Mhz..
. ?7 |8 \5 H$ B9 _& @, Z2 j 因為40950實在是太多倍了...這樣VCO平均一個level大概只有不到1mV..." a3 {% |* x% N" d* h: F5 ?$ ^+ g" J# \
noise就比1mV還大的多了... ( F5 H z, T" K! K
2. 60Hz實在是太慢了...所以不可以用被動式的filter..只能用主動式的(就是用op啦)( n6 o: P5 \: I. e+ q$ j' k
按照datasheet的公式..所算出來filter的R跟C..只能當參考.. (果然..類比的東西都要靠經驗)$ ~( ^" W! }* H- m. {% S- l
實驗了一個禮拜.總算感覺filter有在動,不過目前還是有一些問題還搞不清楚..
& j3 X$ d) k. @7 i8 _6 ~9 d
: n: M' |( f, P9 t0 ^8 M不知各位大大是否還有其他的idea可以實現這個function....(用60hz去產生2.457mhz) |
|