|
怎麼simulation?, i+ X o/ f* l* C7 {3 r" K
我通常都是下這樣的指令' @( Y! ~" P: L# I" W
ncverilog -f verilog.f +access+r +......之類的" b. p% r7 P5 w) A5 \( f( o( b: c$ T8 n. t
其中-f verilog.f
# K) q' p: G/ z% a# q是可以在.f檔中加入自已要compiler的檔 EX: top.v core.v mod1.v mod2.v...
. _5 s* J* g7 A) c/ S# z# C+access +r 是對文件的存取權
j/ E9 Q7 B, D而......的話3 y' T& o# h7 E+ b7 ]
也可以針對你在bench中的描述而下 EX: +rd_mode +wr_mode ....- R* |+ @$ y; K) U. z
2 L- R) O1 f( U; Z$ H% n當然也可以這樣下0 y% u. F4 d% q' H" _
ncverilog top.v core.v mod1.v mod2.v +access+r +rd_mode' y4 _" k6 t" Y0 V2 R. G! D
8 ^, s' o- S8 M5 a; \. j( |0 c
不過別忘了若需要用debussy來看waveform/ H2 ]0 g3 B. X. g" `# H
需要加dump的指令喲
9 K8 F" n# y* T7 a3 F2 b2 v這個就給你一個作業~~上網查吧~~~
5 b% _( l6 P; R# L1 _% N
$ u) y$ Z* N k[ 本帖最後由 sakho 於 2007-3-5 11:52 PM 編輯 ] |
評分
-
查看全部評分
|