Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6639|回復: 6
打印 上一主題 下一主題

[好康相報] 全國大學院校嵌入式軟體設計競賽

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2007-1-26 08:36:49 | 顯示全部樓層 回帖獎勵 |倒序瀏覽 |閱讀模式
今年會有哪些創意展現呢?又會有哪些隊伍參賽呢?有意參賽的團隊歡迎來此討論喔?!
6 d5 u9 u, n; i$ `2 ohttp://esw2007.cs.ccu.edu.tw/ 2 X" p; e) d: c8 h9 F0 b
' ?$ D' z& v  }3 T' U
競賽目的 # m/ k( M) @- o. O' J: A
本競賽之目的在於鼓勵大專院校學生及研究生從事嵌入式軟體設計與整合SoC軟硬體之研究,發揮創意,增加嵌入式系統之附加價值,進而培育相關人才。
" ^# d( y2 ]0 r5 } 
% R7 G5 l( |9 o1 _( l競賽時程2 M# K6 A! u* t
日期 項目
1 {! _* }  q' r: m+ h2007/01/2 開放報名
8 v. i8 y+ p: n+ x" @/ \2007/03/05 報名截止 ' t( v, T$ ?, q  z; F% Q, W  j
2007/03/21(暫訂) 訓練課程(地點:嘉義中正大學) " c% h8 \0 Z' U
2007/05/07 初賽書面報告+DEMO影片繳交截止  
$ H7 L8 d+ |3 ?4 x4 b1 I9 y# D2007/05/23(暫訂) 寄發決賽邀請書 0 E3 l! ^0 q  r8 ~7 t
2007/06/03 決賽
, ~2 z" g- j( L9 S; i! X0 H2007/06月底 結果公佈(如有異動請參照網站公佈)
" J2 Y( }' o7 W* N" v2007/07月初 聯合頒獎典禮(如有異動請參照網站公佈) 1 _) `" n# m9 S5 w; X$ O
( p5 ]  Z6 L! V, Y" I% l* v& d$ ^9 v
競賽方式
, y% Q6 d9 G/ M4 w  ?  w 
) d% F6 P" s8 ]9 a2 t% |顧及到嵌入式系統的多樣性,本競賽將採不定題及不限定平台的方式,以鼓勵學生發揮創意,自由創作,增加嵌入式系統( Embedded System )之附加價值。 ; Y+ U2 Y& ~! a1 X1 D- p

6 x0 K2 z9 W" O" q  R競賽分成 系統軟體組、軟硬體整合組及綜合應用組 ,主要係針對學生長時間對嵌入式系統開發的成果加以評比。除強調學生軟體「創新」能力的開發, 也強調參賽學生對系統軟硬體資源的整合與最佳化
. G4 L# N) @5 V7 b2 h1 R- v& U
. i# R8 G) E% A2 L: h% @初賽方式  
6 N! S  \2 \+ s參賽各組必須於2006/05/07前繳交約10~15頁之初賽書面報告,並上傳50MB(時間不限)之DEMO影片(格式不限),由評審委員擇優參加決賽,並發給獲選晉級決賽邀請書。
: q7 E* {5 j* ~6 J7 j
. |) T6 k# K. ]! w, f# d9 ?1 J大會提供之參考平台
3 Q% E% d0 d0 E! Y
& u# x6 }* @+ s# A2 V9 H對於平台的選擇,本屆大會提供贊助廠商/研究單位(工研院STC,凌陽科技)之部份平台借用的服務,惟借用資格審查由提供平台之公司/研究單位決定。至於贊助廠商/研究單位提供平台的詳細規則與借用資格,將在稍後公佈!* u9 T: b0 \% ?4 W

6 o5 N/ w; n/ G: c( e5 Y凌陽32位元S+core™開發平台
7 a0 e$ H  f& I: A4 J4 m/ d凌陽科技自行開發的32位元精簡指令集處理器,極具特色之自主研發指令集處理器架構及完整開發的軟硬體整合工具
4 f+ J, W- J' z
+ y8 V- h% f% T新華電腦Creator PreSOC Dev.Kit開發平台5 r) j5 h9 o1 |* t- l/ ^, P
PreSOCes-P嵌入式系統開發,訓練實作平台,它把硬體平台(Creator母版, Create XScale 270板)結合pocket ARM ICE(或Carrier ICE) Linux Debugger,以及FPGA, DSP, Embedded Linux的整合,而為一個SOC Embedded Linux的發展系統尤其creator上可更換不同ARM7、ARM9 、XScale PXA270之CPU模組,還有不同Gate Counts功能之FPGA模組,當然DSP模組也可。
+ D- t6 o7 [- b, I; h* h2 E- l) a  a; [5 O" F* I
大會列舉之ESL類型之Virtual Platform6 G+ ?8 V' o: g# C+ X1 G
9 m2 n& P. K9 k% \6 Q
感謝晶心科技、工研院提供國內自行開發之ESL Virtual Platform,各參賽隊伍如有意願使用晶心科技、工研院所提供之Virtual Platform0 r, ?! V3 z8 W6 N% i6 }# }: f
* V) q/ _/ c7 o
晶心 AndeSight™ & AndESLive™ 開發平台. g4 s6 A6 }1 G+ m- n9 g; S
晶心科技提供32位元處理器為核心的系統晶片設計平台 (Processor-based SoC Platforms),具備profiler、debugger、toolchains、O.S.以及Simulator
' l1 ~8 z. n+ Q8 V1 E8 u0 c1 |6 J, r) a8 `4 J' C$ L! a7 W
工研院提供開發平台說明* W" y+ }# U$ {+ }
針對本次軟體設計競賽,工研院系統晶片科技中心提供自行開發之PAC DSP 晶片以及最新版本之開發平台給予參賽隊伍使用。 * f& x! t% ~* k* ]

0 L% B% [& W% Z/ H  G2 E開發平台內容
0 k3 s- u0 M% B* d; w% q, wITRI PAC_DSP_PS3(Performance subsystem ver. 3.0). z) p4 r+ @. R+ y, t
(1)PAC_DSP_PS3 開發平台軟硬體一套4 g' z' k) T, j: ^" L+ b, J
PAC_DSP_PS3 Development board ( o+ Y: X8 s( _- _. K
Tool Chain (Assembler, Compiler,… )
/ Q* U% u4 m% k, S" ]% BIDE (Integrated Development Environment) & `, Q" y$ D! _7 Z  k( z. T
Debugger
/ r1 x' }: K0 _- O" z' q! |! g) wISS (Instruction Set Simulator)
- g1 r1 C  z$ ~; e7 P7 U8 w$ E# m9 h6 N3 q2 E
(2) PAC_DSP_PS3 開發文件. U- P0 q' o, U. S/ t7 v3 ~: e7 z
Software Developer’s Guide . F' l* ^, D! O! ]% Y, \- @
Instruction Set Manual 6 M; Q! C& n1 `# X( s4 l+ Q
Programming Constraints & Optimization Guide
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂1 踩 分享分享
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-15 07:24 PM , Processed in 0.104513 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表