10 Chipcoin
有沒人有類似這個的疑問?4 v* ~6 |7 v1 J/ w. f
Can someone tell what are the different EDA tools that exists?
; ]" Z7 U1 _8 ]+ N/ a
. r% B" Z! G# x% ?1 z; Y( q! Z 本版這些主題(投票、討論)你都看過了嗎?
: M- m! D0 ]0 e* s
0 c0 g8 P' e0 j( m; Y; c4 m- { EDA戰雲密佈!RD戰力分析?
2 h h( R/ n# @5 f4 q 實現65 nm設計需要購買哪些DFM工具? ) ?* {2 Y0 P+ o( x3 f
DFT 使用工具調查 DFM 工具戰力分析 5 W# \& @7 u; k9 r1 g
Cadence軟體工具介紹 Synopsys軟體工具簡介 9 z* W2 V' R( g- d" `' e' k
預測2007年十大熱門EDA議題 ; N1 T. r& r* |/ V8 y; E
9 }2 a5 o& Y/ } U" X7 R
EDA Innovation through Merger and Acquisitions
1 |, G2 @5 l! Q/ } a
" A4 l3 I1 Q+ x9 n( V
4 e( U" h' X9 C6 j/ _2 {" y
. P+ v- b- V! R* r 但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?; @( V. G7 K0 ^6 c4 E# N
也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) : ! g, U/ o1 O' \2 }) g4 `7 w! d
# N/ G* U2 m/ q! ]' D. i% D 這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:
3 q; }+ a$ ^5 z# s
8 N9 }% A8 c9 k1 R& ` 1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?% ~; _' x- B3 h8 c5 ]8 r
2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善? ! I) E( A7 u- v& e( O5 N, F3 _
3.激勵方案:也許...
; x1 I: p! m+ k Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...
& y3 C" R. O5 g5 Y8 L) k5 H9 _0 e chip123 在沒有 APR 討論區 :
! @& u$ C7 P2 s% w& u) X' Q2 Z% A Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
. X6 H0 y$ W% {" l0 B4 c
S$ N" s6 I! Z5 g" ^ chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors?
2 q3 s5 \& e6 ~1 X @* c , F, u# C1 u1 t |+ U8 u- Q
EDA 電子設計自動化
) l1 r) W$ G0 P/ a! Q Ø ESL設計與模擬design & simulation 0 m. g ]" }* E4 i3 _
Ø RTLsimulation 2 n7 s) }. G5 |7 k6 V$ F
Ø 邏輯合成 Logic synthesis
) P$ o0 h# g4 h. r" ` Ø IC 實現 (Implementation) ( k3 l9 l: e1 h
Ø 定製佈局和佈線 Custom layout 8 k9 s5 t& J: \2 q' R5 k
Ø 設計規則校驗 Design Rule check ) \- c/ |9 R7 w
Ø 解析度增強 (RET) 技術
, q: e2 P. Y; d0 i( U* D8 E Ø PCB 版圖工具 layout tool
) Y; _& @" q" [ T5 } Ø FPGA 整合 : F4 b" ?. c+ e' n
' U) {+ |' e1 r/ j/ S. ^ EDA Tools 的次分類
- F1 N0 C8 @. q8 b) ?
& {0 E! S6 U2 S! c- B, C8 J) L RF Simulator ( Xpedion ) # I+ d$ E( B4 O) x# C+ h7 b
Transistor-Level Debug System ( Sandwork ) " U" f3 a+ I/ s! A2 j# i" C
Project & IP Management ( Synchronicity ) 5 s' L1 G \$ v9 y
HDL Simulator and Designer Series ( Mentor ) 6 ?3 y% N( c$ R! F5 H* {
Characterization ( Magma's Silicon Correlation Division ) ( `* k5 p2 P- ^! d* l$ ~+ k
PCB Layout & Signal Integrity ( Mentor ) # C3 ]$ C8 l0 s5 f/ f6 e
Physical Synthesis and Prototyping System ( Sierra Design ) 0 O/ s+ @8 F9 q9 A
Automatic Constraints Generation ( FishTail ) 2 J) J" b3 f) I- c9 V9 a: {
Verification and Emulation ( EVE ) 5 v2 Y! U3 I, e# q
Power Analysis ( Sequence )
2 R) ~5 j+ p1 }, u0 ~6 e7 V& w Integration of OrCAD & PADS PowerPCB ( Precience ) & X/ \4 k% a) D& c1 |
Component Obsolescence & Supplier Management ( Precience )
" U( p& M* |# { _9 ? PCB CAM ( WISE Software ) 3 `1 x" X' C) P9 g) H# x" q# C
3 i/ j6 D h# B% D. R EDA環構服務 ; a1 r7 C3 H- m: e& M ^ T9 P! D
http://www.nspark.org.tw/nspark/EdaServiceAction.do
) T, Y! T' L% w: x
我來回答