10 Chipcoin
有沒人有類似這個的疑問?( C2 h! |, j8 I9 j9 }- R
Can someone tell what are the different EDA tools that exists?
3 p) I, F6 ^! d6 [ 7 ]8 g2 U$ |" C
本版這些主題(投票、討論)你都看過了嗎?
# W3 w0 {& Z1 V0 ? V1 K" { ; T) G$ S2 k+ e4 x# k
EDA戰雲密佈!RD戰力分析? 4 }: m& b- ^- k9 O$ A7 p
實現65 nm設計需要購買哪些DFM工具?
0 M0 v2 U. C$ ?: S1 R: }$ w- L. G" N DFT 使用工具調查 DFM 工具戰力分析
7 r+ o7 m( S {# x* d' L6 O/ C Cadence軟體工具介紹 Synopsys軟體工具簡介 ' J& w) v4 d$ \4 H" q9 x. n
預測2007年十大熱門EDA議題 " ~6 Z5 D. k7 F
; ~7 Y1 Q2 E6 `9 w8 d EDA Innovation through Merger and Acquisitions
. c$ l; `0 G3 K5 `7 z, Y ! E0 x0 w8 h4 U/ k0 P
7 G' ^" q' ~! i; a" q5 f
+ |5 C3 X8 ?, L% ~' ~) u 但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?
' O, c# V) {/ g: J7 N8 J8 c 也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) :
2 v+ ^! O6 m: s7 ]6 h/ f * }: k; P d; z7 W( m# x
這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:
5 x% q G- W- Z; W! Y# W, Q
3 `) t+ f n% ~0 @ 1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?: d6 m1 a$ f4 ~0 t! s2 B6 A: c
2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善?
6 c/ r7 R+ R0 `9 X 3.激勵方案:也許... 9 U6 P7 v: T/ F) \
Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...
* _" b, Z6 t6 K( Z2 _& |4 C" M: G8 P chip123 在沒有 APR 討論區 : 8 P0 G4 V8 w! N% C# T
Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices. + m, y( d5 d, ?# _& }9 y ~
7 F$ S4 U* ~3 M
chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors? . l% P% o) g" `$ {- o y$ I' Y a0 F
6 R, z3 l) R5 E0 ~4 _ EDA 電子設計自動化 2 M/ T5 o3 p$ g" o
Ø ESL設計與模擬design & simulation
3 r5 E; K3 G6 N. W Ø RTLsimulation / ^ @8 k6 g. D: }6 s& M
Ø 邏輯合成 Logic synthesis N j' y* _1 b6 l
Ø IC 實現 (Implementation) 6 S+ O2 S# b1 g3 r% [
Ø 定製佈局和佈線 Custom layout % K$ `$ P* Z- [( N* t
Ø 設計規則校驗 Design Rule check
, ^2 x$ S. k) J. ]7 D/ b, O7 { Ø 解析度增強 (RET) 技術 1 d; z# F% i. j9 l
Ø PCB 版圖工具 layout tool
. X- [7 o% x" l Ø FPGA 整合
: W2 {6 M7 d5 q7 r; O* f , O+ I, ?7 t6 r" d/ N, K" \1 h
EDA Tools 的次分類
3 s I7 R+ Z# N$ V
9 d. L M& @& i' W RF Simulator ( Xpedion )
+ J* Y' Z; Z# I5 d- ^) v# j( ?; } Transistor-Level Debug System ( Sandwork ) 7 b- I8 L2 S& L) y
Project & IP Management ( Synchronicity )
7 O( U5 y* L0 K! T* {8 q HDL Simulator and Designer Series ( Mentor )
: M, K/ g% E( C- ^4 D- m& b4 B Characterization ( Magma's Silicon Correlation Division )
2 v l0 M$ u- g, D PCB Layout & Signal Integrity ( Mentor ) 8 h, L4 d! p* S5 A
Physical Synthesis and Prototyping System ( Sierra Design )
S) Z4 A8 F& k% w2 Z Automatic Constraints Generation ( FishTail ) 7 ~& Y$ c8 z* l" v
Verification and Emulation ( EVE ) % @, `7 a9 ~% T- z
Power Analysis ( Sequence )
2 P4 D* z- O# I* P* \) {# g Integration of OrCAD & PADS PowerPCB ( Precience )
; ~( x) R; |: {6 Q* O- M x* { Component Obsolescence & Supplier Management ( Precience ) % ?- v9 k( M% h. W! E
PCB CAM ( WISE Software ) 5 k. J5 T2 E# \
1 `, ~4 X4 v3 y EDA環構服務 * r4 n( n0 Z: g2 [0 y( J
http://www.nspark.org.tw/nspark/EdaServiceAction.do . X! L/ P0 J$ F& [
我來回答