10 Chipcoin
有沒人有類似這個的疑問?
+ R" m0 a/ Y* d7 j e Can someone tell what are the different EDA tools that exists?
8 L/ N. W) S7 B4 s, ~) s: C
" O* ~8 n4 C' h( G' f* ^ 本版這些主題(投票、討論)你都看過了嗎?& J+ |- ?' ]: N/ u2 h) g
0 e K. y P/ q' K% a EDA戰雲密佈!RD戰力分析? 6 q* A$ Y1 A9 F9 t6 E3 E8 X
實現65 nm設計需要購買哪些DFM工具? 0 i+ {2 F! Z" n$ ~ }, C- B
DFT 使用工具調查 DFM 工具戰力分析 ' d3 G. b2 R0 a5 \, U
Cadence軟體工具介紹 Synopsys軟體工具簡介
% b, h/ [1 S' y8 y 預測2007年十大熱門EDA議題
# w' ^; F" E) a7 K7 U 1 d) ]8 l- f5 K: l9 u5 H4 P9 I
EDA Innovation through Merger and Acquisitions : g: j) r! H3 `/ t5 t
) L& r; U$ a/ F. h1 L
: J2 |) R: _( z
" L' _2 x. G, p1 u" @
但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?
( a2 b% |. K# T) ?! V 也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) : 5 R" g7 `: i6 \* o6 j9 R
4 [- e& ?- ^ a& F' C 這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:
3 b7 |! T* R3 G" a/ O: b z% ?, U 6 r& F! E8 R* F# S
1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?3 q! j9 Q% N9 W" H. ?
2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善? ( H# ^6 ~( b+ |; p: j" M( T6 ?9 ? h2 N
3.激勵方案:也許...
7 J. X2 C+ r/ R q Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...5 p9 ~# r1 \. }6 D
chip123 在沒有 APR 討論區 : 1 j4 l$ c8 A! U% F& r( D* b2 y
Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices. $ M! D+ n3 M- M
% T$ B; Y. p3 A. [( R chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors?
/ x4 d4 x7 ^* ~& @2 ^; k 3 d4 ^* _3 m# v$ V2 u0 `
EDA 電子設計自動化 4 b2 I; {- n6 [/ b; V W: o
Ø ESL設計與模擬design & simulation
: e# X* J0 \, D& s Ø RTLsimulation
2 g! p# G( W& Z8 o/ ^8 M Ø 邏輯合成 Logic synthesis
* a) ~ O* H0 @- D. o' c Ø IC 實現 (Implementation) / |+ Y3 t' a0 x6 d
Ø 定製佈局和佈線 Custom layout
" U! W8 d- M: ^2 A2 l5 n1 O& @ Ø 設計規則校驗 Design Rule check
% G0 C" Z5 K* I5 O Ø 解析度增強 (RET) 技術 ' }( _* h' b" t D! N" B' L4 C
Ø PCB 版圖工具 layout tool
3 o' R1 q+ R2 M* A. C# Z Ø FPGA 整合 2 A! p3 r, c$ s3 |, @
+ W. F6 Y% H+ O4 t+ t7 G0 G
EDA Tools 的次分類 5 J: @. l% F% R, N: `! J' x6 r
4 A: o( D* X$ l+ u7 R RF Simulator ( Xpedion )
% G2 d! E# K% H# R/ v w' v- O$ F Transistor-Level Debug System ( Sandwork )
+ r( r6 P8 n2 u Project & IP Management ( Synchronicity )
7 m: A4 D, T5 f6 Q HDL Simulator and Designer Series ( Mentor )
' s# Q$ a7 B7 g r) }% }' I Characterization ( Magma's Silicon Correlation Division ) 0 `) I9 q9 g+ R7 \7 ]8 b
PCB Layout & Signal Integrity ( Mentor ) 3 M% B U! t; f4 Z; d$ W
Physical Synthesis and Prototyping System ( Sierra Design ) / g4 _3 s$ k0 ?4 c: P7 ]6 Q3 k
Automatic Constraints Generation ( FishTail )
6 {" @- L& o6 u* y+ G) f' O p4 E2 @ Verification and Emulation ( EVE )
) R7 E( U; X* L% B0 | i Power Analysis ( Sequence ) / ^/ c% d6 x# _1 d
Integration of OrCAD & PADS PowerPCB ( Precience ) 8 b. C2 H5 l. a' B
Component Obsolescence & Supplier Management ( Precience )
" D" _! C4 s2 G4 Y+ ]1 G PCB CAM ( WISE Software )
* u! W, ?. x% Z' Y 3 ~6 K" ?- n3 c3 ], G1 L4 F( t
EDA環構服務
* B: M5 S. | U. F/ Q http://www.nspark.org.tw/nspark/EdaServiceAction.do ) b2 {+ {$ z3 |! u5 h
我來回答