10 Chipcoin
有沒人有類似這個的疑問?+ ~: v* t$ [: i$ n7 a# W8 r5 r. s$ \
Can someone tell what are the different EDA tools that exists? 3 j( H/ U; ~' ?& L& {( F9 P
: e5 D6 K( P; { D 本版這些主題(投票、討論)你都看過了嗎?( p1 ^% z- v, A# Y
- ?5 M$ u& m) D! _" o( ~ EDA戰雲密佈!RD戰力分析?
- X5 O# \, a2 p& e' O$ G8 c 實現65 nm設計需要購買哪些DFM工具?
# C* T4 b% ^' h$ @7 O7 A4 M DFT 使用工具調查 DFM 工具戰力分析
8 r$ u0 q' J# `+ l/ ^1 R Cadence軟體工具介紹 Synopsys軟體工具簡介
: x! `7 a! P, t, i 預測2007年十大熱門EDA議題
& J' p1 B; A. l 7 Q) ]" u4 \6 m
EDA Innovation through Merger and Acquisitions
9 l& K; V- S& {4 k* T
- O5 H, J& ~0 G6 p8 t- B 4 ^8 x* y. F0 v0 f$ i( Y
5 j4 [! A8 b7 i( l 但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?# k E" z7 n) I4 }
也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) : ' j+ M5 P- I. e. p$ Q5 ^6 Z
# Q; d3 G0 P) H0 _ 這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:/ p1 H T$ L/ Q) S+ Y' S) m
_6 P( M0 P+ y) J) K 1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?
" `! o; p3 _7 ~, F9 c d) _8 C2 ~ 2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善?
4 C Y' A* g8 } d" K9 Z 3.激勵方案:也許...
$ }+ H' I1 o( B8 U4 h Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...
$ R; h8 Q: x, R; s" b1 H0 R chip123 在沒有 APR 討論區 :
, Y: [5 a* u& ` a2 S Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
- a R/ v. |6 q+ a- p# l% ^& F. i / o& V0 k; z9 A5 H
chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors? 9 J! ^5 M3 N: m) B% ^# _% U1 F9 P
) @3 S* y7 g; Z" _- z% U
EDA 電子設計自動化
U* E! w9 l+ [# X Ø ESL設計與模擬design & simulation & i4 Y' ~' y7 k/ t
Ø RTLsimulation : \ Y3 d8 R- C( ]6 y
Ø 邏輯合成 Logic synthesis
* W, g/ j& N% S& `4 H. k& O! g Ø IC 實現 (Implementation)
" {7 ^1 b/ j/ e Ø 定製佈局和佈線 Custom layout 1 L* d7 d6 b$ c7 ~
Ø 設計規則校驗 Design Rule check
# y+ W/ c+ O6 O4 u: D Ø 解析度增強 (RET) 技術 ! K$ P, D% J# k0 j$ g. O9 ?0 f3 c* [
Ø PCB 版圖工具 layout tool 1 B7 K) q& k$ o& N: f
Ø FPGA 整合 ) u- ]6 b- U; q2 O# ~# y& K! r
' M4 V0 W+ s J( c$ e EDA Tools 的次分類
1 Z, B2 L5 l1 [7 I3 m
6 h* L) s6 {5 S3 w, _, r- |- h RF Simulator ( Xpedion ) ! O( d8 j5 a- n+ H1 E
Transistor-Level Debug System ( Sandwork )
6 i3 f8 A) n# h. M1 X4 r Project & IP Management ( Synchronicity )
1 W- T! Z% ~5 i& w HDL Simulator and Designer Series ( Mentor ) 2 U; V! n1 _* g# l* x3 P
Characterization ( Magma's Silicon Correlation Division ) - A }& E, ]/ g1 k
PCB Layout & Signal Integrity ( Mentor )
6 V- U% P4 v, v9 { Physical Synthesis and Prototyping System ( Sierra Design )
. d0 _( M/ v! {1 E Automatic Constraints Generation ( FishTail )
. w/ p' K* H6 v$ g5 {* [7 T Verification and Emulation ( EVE ) 0 [- R) W" E: j7 |3 O
Power Analysis ( Sequence ) A' p" s3 Z" m1 ]) X5 K9 a. \
Integration of OrCAD & PADS PowerPCB ( Precience )
' t9 j8 i8 p" d ~ Component Obsolescence & Supplier Management ( Precience )
. I- E& ^9 p1 P4 g- v) a% V) i PCB CAM ( WISE Software ) 9 ^& l! X. ^5 \: o
+ F: p3 L* P$ e( @3 V; x
EDA環構服務 " L( L3 O1 f6 v/ d1 ?/ D* f3 T
http://www.nspark.org.tw/nspark/EdaServiceAction.do ; \0 I6 Z+ E' ], i6 G# f2 ]' O
我來回答