10 Chipcoin
有沒人有類似這個的疑問?
" N$ C' }% M6 `: j. B# c Can someone tell what are the different EDA tools that exists? " N. m. W1 P0 i, c
3 |3 F; S7 u( }$ t7 k8 U- h 本版這些主題(投票、討論)你都看過了嗎?. W% C1 y! ]4 J' l ~" N
z; `* P' ~' c8 A& y( S
EDA戰雲密佈!RD戰力分析?
( V& A( R0 Z6 k; x0 c 實現65 nm設計需要購買哪些DFM工具? 1 l7 w8 v: c H; O7 W
DFT 使用工具調查 DFM 工具戰力分析 4 i: T9 D# O o9 u
Cadence軟體工具介紹 Synopsys軟體工具簡介 5 {* @' U6 f0 z6 B+ q3 o
預測2007年十大熱門EDA議題
* V s1 |; ^* l) d0 E - n; R! ]9 B9 d6 e
EDA Innovation through Merger and Acquisitions
( {1 m3 m8 I$ x, x% {) y% _8 i+ }
0 N) b: \% z+ r# o" y7 j( H( i; I # n9 I# K7 C: j4 Y- \
L6 F* [- u: t( \3 c5 `! n; ^$ ` 但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?
+ m" ]0 b, a/ V f7 h 也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) :
1 Z# {+ q- b H
* { B, x4 ^; n( l& ] 這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:
& @$ X5 h; Y% A+ a& @( S* r4 J
% p0 _! T0 K! ~ 1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?
+ `$ C0 h# t; ~6 O* k 2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善? ( v# n" d, U1 _( G7 W/ S1 U
3.激勵方案:也許... 6 v5 S1 q4 |0 K+ i0 L' r) H
Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...( `. k! N3 E2 m3 N2 w; L+ }0 x
chip123 在沒有 APR 討論區 :
, p$ K. w# Y$ N# e1 P& K Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
" w3 T1 }* q9 Z' R6 D) x
/ o# t! l1 J6 e chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors?
+ {) V f' b2 B; C5 h5 w* } " ^5 D' n0 W1 T( {# X; S( Y% e
EDA 電子設計自動化
' y% ?+ c/ D/ ~! }) t+ D5 o# | Ø ESL設計與模擬design & simulation - R, L) y0 t9 l* C; d$ L
Ø RTLsimulation / F' y3 Y5 d: A# O% @
Ø 邏輯合成 Logic synthesis
: g9 S8 j, O$ j Ø IC 實現 (Implementation) 7 N; r) v! E$ G x6 M7 I
Ø 定製佈局和佈線 Custom layout
, w5 N5 W* P# E% E( L Ø 設計規則校驗 Design Rule check 0 }" ?5 H" V" l+ y" F
Ø 解析度增強 (RET) 技術
; U/ d5 l! w. _! } Ø PCB 版圖工具 layout tool
' d# Q9 ^8 z! R4 U! O% o7 J6 Q3 ~3 H Ø FPGA 整合 A" S5 _6 K$ J
: I3 D4 C3 }, o! t! J6 S8 g, I EDA Tools 的次分類 + X8 r1 g% V9 p0 J( _
; w8 @! F! f8 b @* w RF Simulator ( Xpedion )
$ t$ E# ^# K! G Transistor-Level Debug System ( Sandwork )
" d* I- S' ~0 D0 |& f Project & IP Management ( Synchronicity ) . y5 N7 p( E6 Q6 ^ G/ b9 N
HDL Simulator and Designer Series ( Mentor ) " k' c3 V1 }' ]: T! Z! f
Characterization ( Magma's Silicon Correlation Division )
, j* T% i) a. Z. {9 G q( p: w PCB Layout & Signal Integrity ( Mentor )
, D4 d% F% L+ \- M9 \( o/ b Physical Synthesis and Prototyping System ( Sierra Design )
0 W( \) r& S" Z6 g7 I# b Automatic Constraints Generation ( FishTail )
) y' W/ K* H$ @7 p! M Verification and Emulation ( EVE ) : S; ~+ W. r, c s" i0 f
Power Analysis ( Sequence ) & X: k, y( Y& i2 z7 g
Integration of OrCAD & PADS PowerPCB ( Precience ) " s% Q& }# w8 u( h
Component Obsolescence & Supplier Management ( Precience ) ! v& E }3 ~9 ^* D
PCB CAM ( WISE Software )
2 v$ t. R; }$ `8 i
3 }* W* z: e' g! K' z EDA環構服務
$ o3 C# ~* ?: o. Y http://www.nspark.org.tw/nspark/EdaServiceAction.do
$ K9 n$ _) V* F0 v+ h8 |2 I% f3 u
我來回答