關於Verilog語法一問?

tommywgt · 發表於 2007-1-22 21:29:18

給garywlee 按個好, 不過題目不是我發的找greatsky找感謝囉....
8樓的算標準答案了, 不管是preprocessor還是synchronize / asynchronize reset都解釋的很清楚囉...
greatsky 加油啦! code多寫, simulation多run,就會愈來愈清楚了...

tommywgt · 發表於 2007-1-22 21:33:55

對了...大家都知道modelsim很好用, 再提供你另一個你也許已經知道的東東, 那就是現在的fpga都內建LA了, altera的LA跟Xilinx的chipscope都好用, 你把compile完的結果download 下去FPGA可以用JTAG直接看結果哦, 用過的人都會不想再用真正的LA了...

tommywgt · 發表於 2007-1-23 11:41:53

OK...沒問題, 那個altera的很簡單, xilinx的我最近也會找時間弄看看...

		自動登錄	找回密碼
密碼			申請會員

[問題求助] 關於Verilog語法一問?

評分