PLD,CPLD,FPGA 的區別？

chip123

感謝這位老手的說明，不過還有沒有更好的區別方式？:o
# d8 i6 ]3 E% p, U
( B0 M- S" c; k4 a帝國老手：
不同廠家的叫法不盡相同，PLD(Programmable Logic Device)是可編程邏輯器件的總稱，早期多EEPROM工藝，基於乘積項（Product Term）結構。

不同廠家的叫法不盡相同，PLD(Programmable Logic Device)是可編程邏輯器件的總稱，早期多EEPROM工藝，基於乘積項（Product Term）結構。

FPGA (Field Programmable Gate Arry)是指現場可編程閘陣列，最早由Xilinx公司發明。多為SRAM 工藝,基於查找表（Look Up Table）結構，要外掛配置用的EPROM。
9 g) v4 `  Y; i3 G
Xilinx把SRAM工藝,要外掛配置用的EPROM的PLD叫FPGA,把Flash工藝（類似EEPROM工藝）,乘積項結構的PLD叫CPLD;

+ U/ i  j8 E. U# J; C  NAltera把自己的PLD產品:MAX系列（EEPROM工藝）,FLEX/ACEX/APEX系列（SRAM工藝）都叫作CPLD,即複雜PLD(Complex PLD),由於FLEX/ACEX/APEX系列也是SRAM工藝,要外掛配置用的EPROM,用法和Xilinx的FPGA一樣，所以很多人把Altera的FELX/ACEX/APEX系列產品也叫做FPGA。

chip123

系統的比較，與大家共用：
儘管ＦＰＧＡ和ＣＰＬＤ都是可編程ＡＳＩＣ器件,有很多共同特點,但由於ＣＰＬＤ和ＦＰＧＡ結構上的差異,具有各自的特點:

+ S+ `) ^) f1 W. C; X( U①ＣＰＬＤ更適合完成各種演算法和組合邏輯,ＦＰ ＧＡ更適合於完成時序邏輯。換句話說,ＦＰＧＡ更適合於觸發器豐富的結構,而ＣＰＬＤ更適合於觸發器有限而乘積項豐富的結構。

②ＣＰＬＤ的連續式佈線結構決定了它的時序延遲是均勻的和可預測的,而ＦＰＧＡ的分段式佈線結構決定了其延遲的不可預測性。

. c% Q3 n& f2 ^: |/ b2 u/ ?' N③在編程上ＦＰＧＡ比ＣＰＬＤ具有更大的靈活性。ＣＰＬＤ通過修改具有固定內連電路的邏輯功能來編程,ＦＰＧＡ主要通過改變內部連線的佈線來編程;ＦＰ ＧＡ可在邏輯門下編程,而ＣＰＬＤ是在邏輯塊下編程。

5 k% {' Q9 E3 S. M④ＦＰＧＡ的集成度比ＣＰＬＤ高,具有更複雜的佈線結構和邏輯實現。
6 f! r; T0 ~/ u8 R1 Y
⑤ＣＰＬＤ比ＦＰＧＡ使用起來更方便。ＣＰＬＤ的編程採用Ｅ2ＰＲＯＭ或ＦＡＳＴＦＬＡＳＨ技術,無需外部記憶體晶片,使用簡單。而ＦＰＧＡ的編程資訊需存放在外部記憶體上,使用方法複雜。
' p7 k# A9 F: l6 V& _' |! u; `. v
⑥ＣＰＬＤ的速度比ＦＰＧＡ快,並且具有較大的時間可預測性。這是由於ＦＰＧＡ是門級編程,並且ＣＬＢ之間採用分散式互聯,而ＣＰＬＤ是邏輯塊級編程,並且其邏輯塊之間的互聯是集總式的。

⑦在編程方式上,ＣＰＬＤ主要是基於Ｅ2ＰＲＯＭ或ＦＬＡＳＨ記憶體編程,編程次數可達1萬次,優點是系統斷電時編程資訊也不丟失。ＣＰＬＤ又可分為在編程器上編程和在系統編程兩類。ＦＰＧＡ大部分是基於ＳＲＡＭ編程,編程資訊在系統斷電時丟失,每次上電時,需從器件外部將編程資料重新寫入ＳＲＡＭ中。其優點是可以編程任意次,可在工作中快速編程,從而實現板級和系統級的動態配置。

⑧ＣＰＬＤ保密性好,ＦＰＧＡ保密性差。

⑨一般情況下,ＣＰＬＤ的功耗要比ＦＰＧＡ大,且集成度越高越明顯。
7 E1 K. q( R/ @( f% r- c) N" M  
( z. ]! ?5 G, c) k: n$ zＣＰＬＤ的功耗要比ＦＰＧＡ小吧,
# j- c7 Z3 s1 u. Z  H
) K9 `& V" G; r: x# cFPGA的資源豐富
5 [$ {6 s! e0 D9 d; i+ V
9 v5 ~. w4 E0 [4 C7 q9 V5 B3 R6 Ecpld是熔絲結構的，fpga是基於ram結構的。
) n$ U# T+ G6 E" w% V+ ocpld比fpga生產成本高
( w/ T- E$ p+ L3 R  k1 @複雜的信號處理通常是fpga來做