請問PLL的BANDWIDTH為什麼是1/10的reference frequency

lunch

LC tank我認為就比ring oscillator還容易不準!

+ @7 E0 l6 K, F; J% {不知道你指的是simulation 與measurement 比較之結果
5 \* w) V: s3 o* R" R* i還是量產後之良率?
on chip Inductor 應不會有多大的variaton
Varactor 及MOSFET 與製程變異較有關
2 k2 u, V+ X' K4 wLC cross-couple VCO在設計時 只要有FET, Inductor, Varactor 的RF Model
9 ?! \2 Z9 S4 {+ ?! n" o* W' }& P另外 再注意Layout 的parasitics  量測結果應該還算 OK
關鍵在於process的穩定度  只要每個Lot都能控制的好  不要差太多
, O! f4 U7 K2 c  K# `. M一般而言 都能根據measurement 來修改 在下一次的MPW  tune 到所要之freq range
- Z* Y. V( }6 t" F$ {/ T量產後之良率 就與foundry 製程 穩不穩 有關了

lunch

LC tank我認為就比ring oscillator還容易不準!
. C5 M& Q% R! I- D6 H
不知道你指的是simulation 與measurement 比較之結果
還是量產後之良率?
1 s( f! z- _+ _9 r9 D0 v7 ]- con chip Inductor 應不會有多大的variaton
4 n5 K# s3 u7 p/ b% A5 g0 H- aVaractor 及MOSFET 與製程變異較有關
$ V3 e7 ~9 P7 g) a! ]LC cross-couple VCO在設計時 只要有FET, Inductor, Varactor 的RF Model
# u3 |" H& Z, l& L另外 再注意Layout 的parasitics  量測結果應該還算 OK
2 c% {1 T* r4 z5 K關鍵在於process的穩定度  只要每個Lot都能控制的好  不要差太多
一般而言 都能根據measurement 來修改 在下一次的MPW  tune 到所要之freq range
7 ~% \2 m" q- C! V+ C量產後之良率 就與foundry 製程 穩不穩 有關了