K-MICRO獲授權使用CEVA的序列連接SCSI (SAS) 實體層技術

chip123

3.0Gbps 的SAS解決方案讓K-micro客戶將序列連接SCSI功能整合在其SoC的設計
; q) b; e/ F& x# _
& e5 K8 ]$ |. d2 k- CK-micro公司與專門為半導體產業提供數位信號處理器 (DSP) 核心、多媒體及儲存平臺矽智權的全球領先廠商 CEVA公司宣佈，K-micro已獲授權使用CEVA的3.0Gbps序列連接SCSI (SAS) 實體層 (PHY) 技術，以便將其創新的Topaz子系統延伸到企業儲存應用領域中，並為客戶提供相關的技術，利用ASIC來滿足不斷成長的SAS市場需求。
0 P5 O. h8 t- v+ y! V7 }0 k
K-micro的Topaz子系統基本上是一顆系統單晶片 (SoC)，包含處理器、加密引擎、內部匯流排和各式各樣的介面。客戶若是要為應用設計一款SoC，只需將自己專有的邏輯電路添加到計算子系統內即可，大幅簡化了工程並且加速了產品上市的腳步。K-micro的目標是繼續針對不同的應用設計新的Topaz版本。
: u! p( p6 W7 d3 `
  ~7 \0 M' R8 S4 G" ]& t) R- b0 ]8 C! \在目前市場上所有的SAS PHY解決方案中，CEVA的序列連接SCSI 3.0Gbps PHY是功耗最低的方案之一，加上其晶片面積極小的優勢，現已成為一款有效的解決方案，可用於啟動 (Initiator) 模式或目標 (Target) 模式中。對於多埠應用，它可透過簡單的複製來建立擁有4個、8個或更多通道的解決方案。當與CEVA自有的協議層相結合時，將可發揮CEVA的 SAS IP作為高成本效益方案的優點，為ASIC設計開發完全相容及經矽晶片驗證過的SAS解決方案。
! m9 Y4 d6 N  _0 j
+ V0 Y/ h! u; ]) p8 \; Z2 n8 ZK-micro獲授權使用CEVA的 3.0Gbps 串列連接 SCSI PHY突顯了兩家公司成功的合作關係。在2004年，K-micro獲授權可以在其130nm ASIC IP組合中採用CEVA的 1.5Gbps SATA，並進入全面量產。2005年，K-micro將CEVA的 90nm 3Gbps SATA PHY和協議層引進到自己的IP組合中。先前，K-micro又獲授權將CEVA-VoP™ Voice-Over-Packet平台整合到其ASIC產品中。
1 a6 H0 D7 `4 X; `; I
K-micro技術解決方案副總裁 Joel Silverman表示：“我們非常歡迎CEVA的SAS 3.0Gbps PHY加到我們的IP組合中，讓我們的儲存客戶在這發展迅速的市場上開發出先進的解決方案。在開發和整合這款IP到我們ASIC組合的過程中，CEVA所提供出色的技術支援，使得K-micro能夠迅速對 IP加以使用。當選擇SAS合作夥伴時，CEVA 自然成為理想的選擇。我們相信K-micro的Topaz加上3.0Gbps SAS介面將會相當受到客戶的歡迎。”
) \, @' V8 l5 x9 i  W: P7 m4 A+ n
CEVA 通信業務部副總裁兼總經理John Ryan表示：“我們非常高興看到K-micro與 CEVA 能夠進一步加強合作，來將序列連接 SCSI 技術包括進來。我們相信在複雜的SoC開發中，K-micro的Topaz子系統能夠為我們的客戶縮短上市時間及降低開發成本；而且，K-micro在產品組合中增添CEVA的 SAS IP，將可以為其ASIC客戶帶來另一項能增加產品競爭力的關鍵技術。”
' C0 y" `; o  \& A, g( G
) J3 ?3 e" w1 K0 |! ]關於K-micro 公司 (川崎微電子)
* ~, {% x& P# E/ {+ |9 ]
K-micro是先進但價格平易近人的ASIC技術領先廠商，所提供的創新技術和世界級設計支援正廣泛用於消費性電子產品、電腦、辦公室自動化、網路及儲存市場中。該公司積極參與工業標準組織的工作，包括：光互連論壇(OIF)、PCI特別興趣小組 (PCI-SIG)、USB實施者論壇、數位生活網路聯盟(DLNA)、通用即插即用 (UpnP) 論壇、行動計算推廣聯盟 (MCPC)、數位顯示工作組 (DDWG)，以及OCP國際合作組織 (OCP-IP)。K-micro在波士頓、聖荷西、臺北以及東京擁有設計中心。要瞭解更多資訊，請存取網站
$ J' K& J7 v, z' g& g5 chttp://www.k-micro.us/ 。

heavy91

中國銳迪科微電子與 CEVA聯手宣佈

超低功耗單晶片藍牙2.1+EDR產品開始量產

, m' X5 T+ q$ k

RDA5868高整合度藍牙IC晶片，性能高，成本低，適合低功耗應用

知識產權 (IP) 平臺解決方案和數位訊號處理器 (DSP) 內核的領先授權廠商CEVA公司，和銳迪科微電子（RDA）── 中國先進的RF IC設計公司今日聯合發表聲明：在銳迪科微電子獲得CEVA的藍牙（Bluetooth）基帶和協定堆疊IP的授權和應用許可證後，其藍牙2.1+EDR單晶片RDA5868開始量產，該晶片具有性能價格比高、整合度高的優勢，可以廣泛地應用在各類低功耗要求的無線手持設備上。

9 E& e( M+ F# K5 h5 q) ]% cRDA5868 把RDA先進的射頻和收發器技術與CEVA功能豐富的藍牙IP整合在單一晶片上，並特別為低功耗、電池供電、長時間待機等應用需求而優化過了，非常適用於快速增長的中國手機市場。RDA5868晶片處理器與藍牙 2.1 + EDR的技術標準完美匹配，為資料和聲音處理提供了一個最佳的藍牙解決方案。
7 v) S" f) X5 ?3 k0 J
“CEVA的藍牙基帶和協定堆疊IP提供了一個多功能、低功率的設計架構，讓我們很容易地將它與原有先進的RF技術相互整合，並大幅提升性能，從而形成更具有競爭力的單晶片藍牙2.1+EDR方案。”銳迪科微電子研發副總張亮表示，“CEVA是世界級的IP 提供商，確實是名至實歸。”

& v, B$ P! L- m# G8 ?1 |/ DCEVA營運副總裁Aviv Malinovitch表示：“我們非常高興能成為RDA的合作夥伴，為他們的藍牙旗艦產品RDA5868提供我們已獲得業界認可的藍牙IP。銳迪科以傑出的RF技術聞名，他們的藍牙產品已經成功上市，該產品具有極好的靈敏度和輸出功率表現。”

CEVA的藍牙知識產權包括暫存器傳輸級（RTL）基帶硬體及ANSI C（標準C語言）控制器軟體堆疊。由於設計中就考慮到靈活性，可攜性及可配置性，它十分適用於包括行動、手持設備及汽車產品在內範圍寬廣的嵌入式應用。該基帶引擎因其設計閘數緊湊以及具有時鐘閘結構，所以是低功耗應用的理想選擇。而其豐富的控制器軟體堆疊可提供整合了通用Host軟體堆疊的標準HCI介面，滿足了各式各樣特殊產品的客製化需求。
& v* q2 A& i+ ^$ C% y! i
在性能方面，與同類單晶片產品相比，RDA5868的靈敏性達到-90dBm以下，輸出功率大於+3dBm，已經達到了業界的領先水準。該晶片支援標準的HCI命令，不僅支持UART 、USB 介面，同時還支援PCM（脈衝編碼調變）音頻介面。RDA5868還具有高整合度的顯著特點，使用了更為精巧的6×6mm的CMOS封裝結構，大幅地減少了週邊器件的數量。該晶片最近還通過了BQB （Bluetooth認證機構）的認證，完全符合藍牙技術聯盟制定的Bluetooth 2.0+EDR標準。

關於銳迪科微電子

銳迪科微電子總部位於上海，是中國本土領先的RF IC設計公司之一，同時擁有CMOS RF技術和GaAs
PA技術，主要開發包括應用於各類手持設備、MP3/MP4、對講機及各種消費型無線電子終端的射頻積體電路收發器（Transceiver）晶片、功率放大器（PA）和天線開關，能夠為本土製造商提供完整的RF前端解決方案。要瞭解更多資訊，請造訪公司網站：www.rdamicro.com/english。