|
回應3樓大大的答案...
1 s& n4 Q! O3 V5 a- b, _+ K3 n2 K* C$ i! r. z% `
我猜有水紋波應該跟fpga沒關係, 資料latch錯了會出現比較像雜訊的東東, 水波應該是來自於電源對DAC的干擾, 這個干擾也有可能透過 RGB565 數位的信號干擾, review一下線路應該很容易找到答案, o3 o& ]3 o: O1 {1 f
* r2 V! s1 U3 B( E8 t1 R6 I- r3 j- v
1 V2 I. k* W3 U1 a
第2個問題: cache的設計要看你要做1way / 2 way /3 way的哪一種cache. 複雜的cache架構雖然不好設計但是performance會令你滿意的 dma controller在bus算是個master, 在multi-channel dma設計中還需有個arbiter來仲裁, 而且這個東東跟bus architecture / protocol也有關係, 這些相關的知識其實好好去翻計算機組織與結構的書相信有很多重要的知識, dma controller還可以去參考別人現成做好的一些design2 G% h! M5 t. h M
$ n# |4 E, [& m% L6 y, v7 a
以上希望能有幫助.... v7 g5 z/ \# w# V3 o1 G6 ~) M
5 S% r" @3 {) I0 U5 L
[ 本帖最後由 tommywgt 於 2007-1-19 11:35 PM 編輯 ] |
評分
-
查看全部評分
|