模擬驗證技術探討

chip123

模擬驗證是保證CPU設計正確性的重要途徑。模擬驗證技術是對實際數位系統加以抽象，提取其模型，將其輸入電腦，然後將外部激勵信號施加於此模型，通過觀察模型在外部激勵信號作用下的反應判斷該數位系統是否實現了預期的功能。模擬技術已比較成熟，並獲得了廣泛的應用，通過各種不同的操作序列驗證設計是否滿足功能要求，類比時間通常與系統複雜性的平方成正比。在設計階段早期可通過高層次類比進行性能預測和分析，在設計階段中期，類比可用于軟體演算法開發和硬體求精。在設計階段後期，模擬用於確定設計是否滿足性能目標，並驗證硬體和軟體的正確性和相容性。

+ l! h. ^6 y" F/ {! y模擬是一種在不同的抽象級別上進行設計驗證的方法，為了保證驗證的一致性，應該考慮在每個抽象級別上使用相同的設計基準程式進行設計驗證，CPU設計驗證的層次一般為行為級類比、RTL級部件及全晶片類比、門級類比。不同模擬器在不同抽象層次對設計建模，層次越低，類比速度越慢。行為級類比是不描述時鐘週期活動的HDL類比，行為級HDL描述不同于傳統的RTL代碼描述。設計最初階段用行為級進行描述，驗證設計的概念以及基本功能的正確性，高層次對設計意圖的捕獲，不涉及具體的實現。RTL級部件及全晶片類比對RTL級設計進行模擬，是把CPU設計的RTL代碼構建為一個功能模型讀入模擬器，驗證程式以外部激勵的形式載入到此模型，運行結果與預期的結果作比較，驗證部件及系統功能的正確性。門級模擬是對綜合後的網表進行模擬，網表載入了目標庫，帶有延時和負載資訊，確保設計功能在綜合前和綜合後一致。