做fpga的前途問題

amatom

Altera馬達控制開發框架提供無與倫比的系統整合、可擴展的效能與靈活性
單晶片驅動器參考設計、軟體與IP，以及硬體開發板，均包含在可擴展、FPGA架構的馬達控制設計平台之中
0 t# ]2 T4 `( j6 m+ k4 U7 ~' h8 d% D
( @! V  L+ V2 d2 G2012年11月13日，台灣—Altera公司（NASDAQ：ALTR）今天宣佈新的馬達控制開發框架，將可為馬達控制系統設計帶來無與倫比的系統整合性、可擴展的效能與靈活性，並同時大幅地縮減開發時間與風險。該框架包括一組可客製化、單軸與多軸單晶片驅動器參考設計，以及一整套馬達控制硬體開發板，配合一套系統與軟體設計法則，以支援各式各樣的下一代驅動系統需求。Altera將於2012年11月27日到29日期間，在德國紐倫堡的SPS IPS Drives展覽會的第三展廳405攤位上展示該框架。
, F- h5 Q; L/ W3 @# |  m  E
- p( _4 z. S4 G9 p5 L5 m該框架運用了數位訊號處理（DSP）硬體與在Altera® Cyclone® IV和Cyclone V FPGA中的軟式嵌入CPU功能，並可用於Altera的Cyclone® V SoC FPGA中的硬式處理器子系統（HPS）的雙重ARM® Cortex™-A9 MPCore™處理器，以提供靈活性與最佳化的硬體／軟體分隔，可幫助設計人員符合他們特定的端點應用效能需求。
; s6 }" d: Y0 u
Altera工業事業部資深經理Christoph Fritsch表示：「Altera馬達控制開發框架將透過結合Altera具靈活性與效能的低成本矽晶片，搭配具生產力的系統層級設計流程，為馬達控制應用帶來理想的高效能、單晶片驅動器的真實呈現。透過提供整合式馬達控制解決方案，包括工具、IP、開發板與設計法則，結合我們的工業乙太網路與功能性安全產品，設計人員可以快速地建立差異化的驅動平台，也可以輕易地擴展，以滿足發展中與未來系統的需求。」
9 o2 K3 O1 U; A
馬達控制框架可透過提供系統層級開發環境，以最大化設計人員的生產力，允許設計人員使用高階的軟體演算法則進行系統管理，並整合了在FPGA中實行具加速性、低延遲控制迴路的高階控制功能。該框架支援採用模型架構的設計法則，可在MATLAB/Simulink中對DSP需求甚高的馬達控制迴路進行開發，像是一些可在現場導向控制中發現的實行方式，均可在FPGA中最佳化地映射到協同處理器，並透過Altera的DSP Builder與Qsys系統層級設計工具，來無縫地達成與整合式處理器中執行的軟體進行整合。
# `# d% B! _) k
供貨現況
Altera馬達控制開發框架將於2012年12月供貨。

amatom

Baseband Software Engineer
' @% b% I1 J  j3 K; M
  B5 m( @1 T6 g1 j6 h' J公      司：A famous IC company
工作地点：北京

职位描述
System requirement capture  
Matlab Modeling and Simulation  
Architecture design  
; i0 `# s6 p: L9 d% c Block level design and implementation  
Integration, Debugging and Testing  
  `: ]6 _* U; R7 k" l integration with upper layer software  
! w) c+ ~- t4 g1 E* N
职位要求
Bachelor’s degree or above in Communications, Electronic or computer Engineering  
At least 4 years (for Bachelor degree) or 2 years (for Master degree) of relevant working experiences  
1 f- D0 A4 d  u Familiar with mobile communication principle, Experienced in C/Assemly and/or VHDL/Verilog  
Implementation experience in DSP and FPGA is preferred  
Development experience in TD-LTE, FDD-LTE, TD-SCDMA, and/or WCDMA preferred  
$ U8 g3 [" u( g5 v Good team work spirit

amatom

協助更多設計人員並大幅提升15倍設計生產力
賽靈思啟動此一結合軟體、模型、平台和IP式設計環境為一體的設計抽象化計畫， 致力滿足系統和軟硬體開發人員的需求


All Programmable FPGA、SoC和3D IC的全球領導廠商美商賽靈思(Xilinx, Inc.；NASDAQ：XLNX) 宣佈啟動All Programmable Abstractions計畫，協助硬體設計人員提升生產力，並讓系統和軟體開發人員能直接運用All Programmable FPGA、SoC和 3D IC。賽靈思與產業聯盟計畫成員MathWorks®和National Instruments® (國家儀器)現在皆可支援結合各種軟體、模型、平台和IP式的設計環境。這些環境藉由先進的自動化技術支援高階的圖形和C、C++、SystemC等文字程式語言；不久後也將能支援OpenCL®，而自動化技術能針對程式語言的執行作業進行最佳化。這些軟體和系統級的編程抽象化方法補足了各種以硬體為主的IP整合和C語言設計的編程抽象化；就複雜的FPGA和SoC開發而言，系統編程抽象化的開發時程和傳統的RTL設計流程相比，速度提升了15倍以上。

賽靈思設計方法資深行銷總監Tom Feist表示：「我們為系統設計人員擴充抽象層的數量和種類，不僅協助目前的硬體客戶提升生產力，更讓系統和軟體工程師能直接運用All Programmable FPGA、SoC和3D IC進行編程。」

amatom

加速硬體設計
5 f5 |' d$ {6 q; f# f
3 L$ @7 x4 X- L* U& [$ O6 Q3 D為加速在All Programmable元件中進行高度整合的複雜設計，賽靈思推出了Vivado® IP Integrator (IPI)，可透過Vivado高階合成(Vivado HLS)技術加速整合客戶IP、Xilinx LogiCORE™和 SmartCORE™ IP、第三方IP、MathWorks採用賽靈思System Generator的Simulink設計與C/C++和System C合成IP。
; [1 r$ h8 c" e$ r2 |- L
Ganinspeed公司軟體和FPGA部門總監Ties Bos表示：「Vivado IPI和HLS的結合對Ganinspeed新一代有線架構產品的開發而言非常可貴，讓我們得以透過以軟體為主的完全IP架構加快全新服務的開發。這種結合各種編程抽象化的方法可讓我們利用C++開發各種演算法，快速整合最終的IP，而且比RTL設計流程節省15倍以上的開發成本。」

( Q. v. p" I; q4 {7 g2 tVivado IPI採用ARM® AXI互聯技術和針對IP封裝的IP-XACT元數據等業界標準，可針對採用賽靈思All Programmable解決方案的設計與提供智慧型自動建構校正功能進行最佳化。當嵌入式設計團隊決定採用Zynq™-7000 All Programmable SoC進行設計後，能使用更快的方法來辨識、重用和整合鎖定雙核心ARM處理系統和高效能FPGA架構的軟硬體IP。

加速系統級設計

系統工程師偏愛用C/C++/SystemC、OpenCL、MathWorks MATLAB與 Simulink，以及NI LabVIEW™等編程語言的抽象化方法為現今更智慧型系統 (smarter system) 的軟硬體製作模型。賽靈思和其聯盟計畫成員協助設計團隊直接執行這些演算法，且不必對執行細節有所顧慮。

amatom

MathWorks已在其R2013b版本中針對Zynq-7000 All Programmable SoC元件發佈了全新設計流程指南，提供軟體開發人員和硬體設計工程師用MATLAB 和 Simulink的環境編寫他們的演算法和建立模型，也可分割設計中的軟體和硬體，在賽靈思的目標設計平台自動進行鎖定應用、整合、除錯和測試哪些模型。這項功能以MathWorks廣泛的特定應用工具套件函式庫和穩固的嵌入式軟硬體程式碼編程技術為基礎，協助使用者驗證並將系統效能最佳化，進而讓更多開發人員在設計中運用業界第一款All Programmable SoC，並充分發揮其優勢。

6 v( Y# m1 E) k2 f嵌入式系統設計人員使用LabVIEW 和 NI® 的可重配置 I/O (RIO) 硬體將傳統的RTL設計的複雜度進行高層次的抽象化，免除了因部署目標應用建置作業系統、驅動程式和中介軟體等曠日廢時的作業。國家儀器為嵌入式設計建置了一個平台式的方案，其中包括了現成、可重新配置的硬體和直覺式的圖形程式介面；只要點擊一下，NI LabVIEW 2013開發環境即可在NI的目標應用上進行編譯、除錯和部署各種為處理器或可編程邏輯編寫的應用程式，且支援多款賽靈思All Programmable元件。NI為其超過60個可部置目標應用的平台選用賽靈思All Programmable SoCs 和 FPGA做為RIO運算核心。
8 X' b3 z7 F: i& y8 V3 i
賽靈思與多家早期採用的客戶合作開發一個全新的系統級異質平行編程環境，可支援軟體的編程、系統驗證、除錯和自動執行C/C++ 和 OpenCL程式語言。全新且完善的Eclipse™環境將提供適用於特定市場的函式庫，可大幅提升設計生產力。此設計流程專為系統設計師、軟體應用程式開發人員和需要平行運算架構的嵌入式設計人員量身打造，讓他們透過簡易的方法即可提升系統效能、降低系統物料清單(BOM)成本、減少整體功耗，並可追趕上ASSP、DSP和GPU的開發時間。
* @0 ]" P) e: J+ i, f: m5 ~& A* Y1 k
加速軟體設計
/ g$ X% f% `  r/ u5 s% Z
# z5 `4 y% z5 ?" M9 I9 | 賽靈思All Programmable Abstractions也可加快Zynq-7000 All Programmable SoC 和 MicroBlaze™處理器的軟體開發。賽靈思已開發了一個名為Quick Emulator (QEMU)的開放原始碼虛擬機器，可模擬系統的各種軟硬體介面，能提早在系統開發前期即能完成軟體開發，可帶來更高的生產力和持續不斷的軟硬整合驗證。
$ t, m4 f+ O9 J+ [1 @5 k$ K" ?
5 L" V5 i- a$ K' T此外，賽靈思也與Cadence公司合作，鎖定賽靈思的Zynq-7000 All Programmable SoC提供虛擬化系統平台，可同時進行軟硬體開發，大幅節省開發成本和縮短產品上市時程。設計團隊一起運用這些虛擬化環境和賽靈思開發套件(SDK)，可將系統開發時程提前數月。

amatom

美高森美新款安全啟動參考設計實現用於嵌入式系統 以FPGA為基礎的可信根(Root-of-Trust)解決方案
新產品使處理器能夠安全啟動並將信任擴展至所連接的系統

$ p+ s* d# }6 A& R+ L4 C功率、安全性、可靠度和效能差異化半導體解決方案的領先供應商美高森美公司(Microsemi Corporation，紐約納斯達克交易所代號：MSCC)針對嵌入式微處理器推出全新以FPGA為基礎的安全啟動參考設計，這款新型參考設計採用了其主流SmartFusion®2 SoC FPGA中的先進安全特性，以便在嵌入式系統中安全地啟動任何應用處理器，並且確保處理器代碼在執行期間是可信任的。這樣，在安全啟動的處理器上運行的應用程式便可以將信任擴展到其系統和其它所連接的系統中。

美高森美行銷總監Tim Morin表示：“美高森美將繼續擴展其安全性產品的陣容，並且克服越來越具有關鍵性的可信任計算挑戰。今天只有很少的處理器可以安全地啟動，因此是不可信任的，然而我們卻面對前所未有的巨大威脅，尤其是隨著業界在越來越具關鍵性的應用中使用嵌入式處理器產品，例如汽車駕駛輔助、製程的控制和自動化，以及新興物聯網中的超連接世界(hyper-connected world)。美高森美的創新參考設計藉由確保所有系統處理器皆執行經過認證的代碼，在最基本的層級上保護這些系統和應用，減少使用者的風險及限制暴露在這些風險中。”
1 H, _$ a0 ^) D
如果沒有安全的啟動過程，任何嵌入式系統上的代碼執行在定義上都是不可信任的。不可信任的系統會為公司的品牌帶來風險，將公司暴露於契約式責任(contractual liability)的風險中，在某些情況下，甚至還會導致生命上的損失。美高森美的參考設計實施了“信任鏈” (chain of trust) 流程。在啟動過程的每個階段直到上層的應用層，每一後續的啟動階段都要經過先前信任代碼的驗證之後，才允許進一步執行更多的代碼。

amatom

安全啟動參考設計的主要特性

美高森美的參考設計採用了SmartFusion2 SoC FPGA器件，這款FPGA提供了多項先進的安全特性，包括片上振盪器、密碼服務加速器、安全密匙儲存、一個真正的亂數產生器、儲存在安全的嵌入式快閃記憶體(eNVM)中的片上啟動代碼，以及可實現快速外部處理器安全啟動的快速串列周邊介面(SPI)快閃記憶體模擬。這些器件還具有比其它FPGA器件更強健的設計安全性，並包含使用來自Cryptography Research Incorporated (CRI)授權技術的差分功率分析(DPA) 防禦攻擊措施。
  r4 R! q8 g' v6 p6 F  H
這款參考設計還提供了美高森美的WhiteboxCRYPTO™安全產品的公共實例，通過複雜的加密密匙代數分解和強大的模糊處理，能夠在純文字環境中傳輸對稱的加密密匙。圖形使用者介面(GUI)器件可讓用戶將用於後續程式設計操作的應用代碼加密到 SPI快閃記憶體中，並在主處理器中進行解密，然後執行。此外，美高森美還提供一份完整的使用者指南，以協 助開發人員在其嵌入式系統中實施安全啟動功能。

與其他150K 邏輯單元(logic element, LE)下的5G SERDES-based FPGA相比，SmartFusion2器件的高度整合可提供最低的總體系統成本，同時改善了可靠性，大幅降低功率，並有系統地保護客戶寶貴的設計IP。

美高森美安全產品組合
4 c1 X4 u  E: o" Y) f4 `/ M) n/ x
1 m5 D5 q% Q2 f5 }& h8 ?: {$ C+ x無論何時何地，美高森美在資料收集、通信或處理，以及數據精確性、可用性和真實性方面都提供不可妥協的安全性。十多年來，美高森美的安全專家一直在提供資訊保證(information assurance, IA)和防篡改(anti-tamper, AT)解決方案和服務，以加強對關鍵性程式設計資訊和技術的保護。美高森美的安全產品獲美國聯邦政府單位和商業用戶用於那些有高度電子安全需求的應用領域，包括財務、數位版權管理、遊戲、工業自動化和醫療。美高森美的安全解決方案產品組合包括FPGA、SoC產品、密碼解決方案、TRRUST™-Stor 固態硬碟(SSD)、智慧財產權(IP)和韌體。此外，美高森美還在其可信任的器件內提供一系列全面的安全相關服務，以及設計、組裝、封裝和測試服務。

2 b4 S7 n" x! z, B) B* E/ ^美高森美現已供應SmartFusion2 SoC FPGA的安全啟動參考設計，也計畫要為ARM、英特爾和飛思卡爾等製造商的應用處理器提供安全啟動參考設計。