|
雙組 LTC2185/LTC2195 和單一 LTC2165在125Msps時每通道只耗 185mW,並提供76.8dB訊號噪聲比( SNR)效能,以及於基頻提供 90dB 的SFDR。腳位相容的速度等級選擇包括 25Msps,40Msps,65Msps,80Msps和105Msps,每通道功耗約僅 1.5mW/Msps。此外,透過將裝置設於待機(20 mW)或關機(1mW)模式更可節省功耗。550MHz類比全功率頻寬和 0.07psRMS超低抖動,可透過卓越的雜訊效能進行 IF頻率的低取樣。
; `" z- l( F5 X! _5 n# X" b) ]3 }) S3 Z2 L
新元件採用精小 QFN 封裝,使設計者可從彈性的介面選擇中獲益,以將針腳數縮減至最少,而能輕易的配置於 FPGA。此系列元件計畫於 2011年2月推出,並將即刻透過各地分公司提供展示板及樣品。單一 125Msps元件千顆量購計之單價為 $60.00美元起。& R! v) E* ~5 y: G: E
4 [) j3 a x+ F+ U: o7 k5 I7 T X
LTC2165/LTC2185/LTC2195特性摘要
, y: Q+ w, ?( z; i$ \! y7 O•- 16位元, 25Msps-125Msps ADC/ @& U# H1 i9 Z0 E6 h; t2 {
•- 76.8dB SNR, 90dB SFDR' H! |' `6 w- t' t# `5 T
-低功耗: 185mW/Ch (125Msps)
- K; z6 X& _7 T. G, S2 U: P-單一1.8V供應
: I+ _! X8 O9 }8 R/ M-彈性的數位介面
- H/ S$ b" r& s0 A4 b, ro LTC2185/LTC2165: CMOS, DDR CMOS 或 DDR LVDS輸出 M M* E9 e$ Y+ \
o LTC2195: 串列 LVDS
5 X& _! ?; g, x/ v) H-可選式輸入範圍 : 1VP-P至2VP-P |
|