|
雙組 LTC2185/LTC2195 和單一 LTC2165在125Msps時每通道只耗 185mW,並提供76.8dB訊號噪聲比( SNR)效能,以及於基頻提供 90dB 的SFDR。腳位相容的速度等級選擇包括 25Msps,40Msps,65Msps,80Msps和105Msps,每通道功耗約僅 1.5mW/Msps。此外,透過將裝置設於待機(20 mW)或關機(1mW)模式更可節省功耗。550MHz類比全功率頻寬和 0.07psRMS超低抖動,可透過卓越的雜訊效能進行 IF頻率的低取樣。
1 D- E1 z* U" S) V
; v. |8 l: R& x N2 n2 x新元件採用精小 QFN 封裝,使設計者可從彈性的介面選擇中獲益,以將針腳數縮減至最少,而能輕易的配置於 FPGA。此系列元件計畫於 2011年2月推出,並將即刻透過各地分公司提供展示板及樣品。單一 125Msps元件千顆量購計之單價為 $60.00美元起。
# O9 y" B. `0 H
" y+ [8 J& i) f: e( WLTC2165/LTC2185/LTC2195特性摘要 4 G J4 v& O4 r# ~2 C, E; \4 x
•- 16位元, 25Msps-125Msps ADC( `# t, v5 t8 y# K4 i% i, Q
•- 76.8dB SNR, 90dB SFDR
* e" L" u) r% o' Z( c4 t/ G% X+ e/ @ -低功耗: 185mW/Ch (125Msps)
$ K [! ?: S* ~7 N1 x" x1 R. O-單一1.8V供應 B" \' m7 Z% X$ m
-彈性的數位介面 9 U5 L. ~( d4 M' I/ ~
o LTC2185/LTC2165: CMOS, DDR CMOS 或 DDR LVDS輸出 ! b6 q6 B, S- G9 X2 P( \0 X
o LTC2195: 串列 LVDS
, L- ~" E* D$ h3 a-可選式輸入範圍 : 1VP-P至2VP-P |
|