FPGA 產品應用用在哪裡？

mister_liu

賽靈思獨特的All Programmable器件、設計工具和方法是5G虛擬化技術的關鍵要素。賽靈思在部分重配置（Partial Reconfiguration）領域的創新尤其重要，能讓設備設計師創建出無需中斷設備運行即可在系統內更改裝置功能的方案。具體來說，一種空中介面標準可以高速切換成另一種而不中斷設備的其他功能，這為所有空中介面標準的支援提供了高性價比的備選方案，在節約了功耗、成本的同時提高了系統性能。此外，賽靈思器件還能提供業界最高的DSP性能，支援大規模MIMO以及高速SerDes，能在不同類型設備之間傳輸海量資料。

賽靈思無線通訊副總裁Sunil Kar指出：「5G無線網路系統將極為複雜，需要超強的信號處理能力和高速連接功能，還要實現硬體虛擬化。這只有通過晶片、軟體和IP協同創新才能得以實現。我們與中國移動的密切合作，將確保賽靈思的技術創新滿足其下一代無線網路的需求。」
% j  M7 W: O1 c0 C
$ V/ W3 j8 X: k* F中移動首席科學家易芝玲博士表示：「賽靈思晶片的能力和規格對實現中移動宣導的綠色環保的5G無線網路非常重要。我們希望賽靈思繼續發揚 All Programmable 晶片在功耗、性能、靈活性和成本上的優勢, 在新一代5G基站開發中發揮更重要的作用。」

sophiew

AEC-Q100認證PowerSoC具有業界最小的接腳佈局、出眾的效率，優異的熱性能，以及高可靠性
( L$ c+ o9 A7 B5 O. H
2014年10月17日，台灣——Altera公司（NASDAQ：ALTR）今天宣佈，九款Altera® Enpirion®電源晶片系統（PowerSoC）新元件完全符合汽車電子協會（AEC-Q100）的溫度2級認證標準，這一個標準對汽車積體電路（IC）產品進行關鍵的壓力測試認證。最新認證的Enpirion元件包括EP53xx降壓PowerSoC，以及高效率的EN63xx系列，所支援的負載電流高達12安培。與獨立的電源產品不同，這些統包式解決方案為設計人員提供了完整的電源系統，經過了全面的模擬、特性測試和產品品質檢測，進而簡化了設計實現過程，更快的實現設計。這些經過預先測試的電源解決方案非常適合採用Altera的汽車等級Cyclone® FPGA和SoC以及MAX® FPGA和CPLD來實現。
6 N% ^0 q: h0 G, e$ ]$ m
# C- a; Y- w0 h" j$ U( nAltera汽車業務部副總裁Dan McNamara評論表示：「我們的汽車等級Enpirion PowerSoC做為完整的電源系統，進行了專門的模擬測試，特性測試，驗證和製造測試。用更少的零組件以及嚴格控制的IC製程，使得可靠性達到了無與倫比的45,000年平均故障間隔時間（MTBF）。採用這些經過最佳化、成熟可靠的解決方案進行設計，我們的客戶簡化了他們的半導體供應鏈，減少了材料清單，加速了產品面市。」

sophiew

FPGA和PowerSoC支援下一代汽車電子
2 i# ]' f& o, u  c. Q! X
ADAS設計人員越來越多的轉向採用FPGA以很高的圖幀速率來運行他們的演算法，同時處理多個演算法，以適應最新的發展趨勢。想要贏得設計，就需要考慮散熱性能、能源效率、整合和小外形封裝等關鍵屬性。透過整合電感、高頻濾波電容、控制器和MOSFET，Altera的Enpirion PowerSoC接腳佈局通常要比獨立開關穩壓器和模組小25%到50%。Altera是為汽車市場同時提供FPGA和PowerSoC的唯一可程式化邏輯供應商，方便了客戶透過Altera的一站式服務完成自己的汽車設計。

7 C6 y, D2 w3 h6 ?Altera Enpirion PowerSoC峰值效率高達96%，非常適合以下應用：

( H. \( ~, d3 ?* M" L2 m% D  N1 J•        資訊娛樂和駕駛員資訊——音響主機、顯示介面、儀表板、抬頭顯示器（HUD）、人機介面（HMI）技術，以及後座娛樂（RSE）系統。
) {9 N4 I& Q" G8 j! r, H4 K5 Q•        ADAS——前視攝影機、環視系統、雷達、雷射探測和測距（LIDAR）、後視攝影機、e-mirrors（電子鏡）以及資訊通訊（V2X）應用。
( b* p7 m6 W6 r  S1 K8 o•        電動汽車和傳動系統——引擎控制單元（ECU）、電池管理系統、馬達控制、電源轉換（DC/DC、AC/DC），以及自適應懸吊系統。

innoing123

Xilinx推出業界首款FPGA低延遲率25G乙太網路IP 克服資料中心應用傳輸率問題
) H6 x! H2 u7 `8 U' D全新25G乙太網路MAC與 PCS LogiCORE IP 將於2014國際超級運算大會登場
6 N9 J( k# X) A! v2 @& S6 p* [
9 c2 {8 J: S2 {　　美商賽靈思 (Xilinx, Inc.；NASDAQ：XLNX) 今日宣布針對FPGA推出業界首款低延遲率的25G乙太網路IP，解決資料中心應用面臨的各種傳輸率問題。此款低延遲率的25G乙太網路MAC與PCS LogiCORE™ IP解決方案提供10G到25G連結的轉移路徑，可減少資料中心的資本支出，並在機櫃頂端交換器與伺服器之間 (10G到25G) 提供兩倍以上的前面板頻寬，以大幅提升效能。此款業界獨特的解決方案也支援全新的25G乙太網路聯盟規格，並能與業界持續發展的新一代處理器規格同步發展，這可讓未來資料中心的伺服器效能加倍。
5 G  S9 Y% t" U. d4 X2 U
　　賽靈思將於11月17日至20日，在美國紐路易斯安納州紐奧良市Ernest N. Morial會議中心登場的2014年國際超級運算大會 (Supercomputing 2014) 中，展示25G乙太網路MAC與PCS LogiCORE IP解決方案(攤位編號： 3903與4006)。現場將實機展示如何運用兩個Virtex® UltraScale™ VCU107開發板，透過五公尺長的直連銅纜線與兩個QSFP+模組，連結到四通道的25G乙太網路。

+ h! d' B" j4 w供貨時程
% o( e+ J' D) ]4 T; C　　25G乙太網路MAC與PCS LogiCORE IP解決方案已針對早期採用的客戶供貨

mister_liu

Xilinx針對OpenCL、C 和C++推出全新SDAccel開發環境 將資料中心功耗效能比提升高達25倍
結合界業首款架構最佳化編譯器、函式庫與開發板為FPGA帶來完全類 CPU/GPU的開發與運作時間體驗

8 C9 x( b* @/ T; V7 o) G
美商賽靈思 (Xilinx, Inc.；NASDAQ：XLNX)於2014年國際超級運算大會 (Supercomputing 2014) 中針對OpenCL™、C和C++推出SDAccel™開發環境，可透過FPGA為資料中心應用加速提供高達25倍的功耗效能比。SDAccel是賽靈思SDx™ (軟體定義開發環境) 系列中的最新成員，結合業界首款架構最佳化的編譯器，可搭配OpenCL、C和 C++核心的任意組合使用，也提供函式庫和開發板，並首次為FPGA帶來完全類CPU/GPU的開發環境和運作時間體驗。

# y) H8 u  }& F5 f" I. C+ P戴爾技術長辦公室平台架構與技術執行總監Robert Hormuth表示：「FPGA技術的全新突破可實現各種最佳化的運算應用。在部署戴爾的伺服器時，我們需要更容易的編程方法來降低使用FPGA加速器的門檻。賽靈思為開發人員提供一個可讓FPGA平台使用者加速生產力的軟體環境，無疑是一個正確的發展方向。」

mister_liu

IBM電源開發副總裁暨OpenPOWER總裁Brad McCredie表示：「IBM非常應同賽靈思為其FPGA元件實現軟體可編程能力的發展方向。利用C、C++與OpenCL建置的最佳化FPGA加速器可帶來靈活性與QoR (Quality-of-Results)，有助於加速IBM為客戶帶來更大的價值。IBM相信OpenCL有助提升生產力，目前正與賽靈思緊密合作將這項技術運用到各種OpenPOWER的產品設計。」
) G- ~: r7 T4 w" [. t) {
- v  g4 Y1 F- B首款針對OpenCL、C和 C++的架構最佳化編譯器
相較於CPU和GPU，SDAccel的架構最佳化編譯器可提供高達25倍的功耗效能比，其效能和資源使用率更是其他FPGA解決方案的3倍。SDAccel運用超過1,000名程式設計人員使用的基礎編譯器技術，可充分發揮該編譯器的性能，並讓軟體開發人員採用全新或既有的OpenCL、C和 C++程式碼建立高效能加速器，並針對運算搜尋、圖像識別、機器學習、轉碼、儲存壓縮和加密等各種資料中心應用的記憶體、資料流和迴圈管線等進行最佳化。

在FPGA上首次實現完全的類CPU/GPU開發經驗
0 U. z6 }5 s5 I' s& y透過SDAccel開發環境，開發人員可使用熟悉的工作流程為他們的應用進行最佳化，即使先前很少或者沒有FPGA使用經驗也能獲益於FPGA平台的優勢。整合設計環境 (IDE) 提供程式碼格式及軟體函式庫，並可針對所有開發目標進行編譯、除錯和特性設定，包括x86系統仿真、使用快速的模擬法進行效能驗證和FPGA處理器的原生執行作業等。整合設計環境在支援資料中心的FPGA平台上執行應用，而這些FPGA平台具備針對所有支援開發目標的自動儀表饋入功能。此外，SDAccel的設計也能讓CPU/GPU開發人員使用更容易的方法將應用轉移到FPGA上，同時也在類似的工作流程中保留和重用他們的OpenCL、C和 C++程式碼。

完備的SDAccel開發環境包括程式設計人員隨時可用的整合設計環境、C語言的FPGA最佳化函式庫，以及可支援資料中心的各種現成商用 (COTS) 平台。

mister_liu

SDAccel函式庫包含OpenCL內建功能、數位訊號處理器 (DSP)、影音，以及為高效能低功耗作業而設的線性代數函式庫。而針對特定領域的加速，賽靈思聯盟計畫夥伴Auviz Systems則提供最佳化的OpenCV和可與BLAS OpenCL相容的函式庫。初期的COTS合作夥伴包括Alpha Data、Convey和Pico Computing等公司，並預計2015年年初將有更多合作夥伴加入。
" d0 y; N! |* y* i; ^6 d- V
FPGA上首次提供完全的類CPU/GPU運作時間體驗
唯有SDAccel可支援多個程式的大型應用及類CPU/GPU隨選載入運算單元。與CPU/GPU類似，SDAccel對於FPGA解決方案的獨特之處在於它可在程式轉換時可讓系統續持運作。 SDAccel是唯一在程式執行時可建立FPGA運算單元的開發環境，其中的FPGA運算單元可載入全新的加速器核心。在整個應用執行過程中，記憶體、乙太網路、PCIe® 和效能監控器等關鍵系統介面和功能，均可保持運行狀態。動態的可重配置運算單元也能夠讓多個應用共享FPGA加速器，例如可編程運算系統以支援影像搜尋、影音轉碼和影像處理之間的切換。
; j3 R0 R/ f4 J5 g
6 o% K) w9 S6 C  q5 j供貨時程
6 \8 A: o) f- H9 C. K　　賽靈思於本週在美國紐爾良市登場的2014年國際超級運算大會中將進行SDAccel實機展示，展示攤位號碼為#3903。欲參加SDAccel早期採用計畫並取得各種功能，請連絡賽靈思銷售代表。想瞭解更多相關資訊，請瀏覽www.xilinx.com/sdaccel網站。SDAccel以已發表的Khronos 規格為基礎，並預期將通過Khronos符合性測試程序 (Khronos Conformance Testing Process)，使用者可造訪www.khronos.org/conformance網站瞭解目前的符合性狀態。

關於SDx
4 W; H9 w( Z# A/ C+ LSDx是專為系統與軟體工程師所推出的軟體定義開發環境系列。SDx可讓非FPGA專業開發人員也能使用高階編程語言，以充分發揮可編程硬體和業界標準處理器的絕佳功能。欲瞭解更多資訊，請造訪www.xilinx.com/sdx。

Ali-pig

能夠當數位IC設計或演算法工程師嗎