用HSPICE跑analog simulation出現time step too small的錯誤

jsp0520

我之前也遇過類似的問題
baker 的書(舊版的)有提到收斂問題主要是調整 ABSTOL VNTOL RELTOL 這三個參數
/ O5 L1 E+ }. A# g: k這些參數是絕對電流容忍度 結點電壓容忍度及相對容忍參數
根據spice的版本有不同的default值
設置可以改變疊代的次數 ITL
2007似乎是default到100(ITL=100)
再來就是電路上的問題
可能是變容比值或增益造成不收斂點
) I, n$ b1 \7 L$ h4 B; u) ?( ?# v可能要檢查一下回授的參數
UIC好像沒有明顯的作用(誤?)


' D2 K" J* [7 ^9 {以上是小弟一點點的經驗
. Z5 v2 H6 W$ g6 F! |! c景供參考