|
以個人的經驗, 我會建議參數下越少越好3 [) P. f1 S8 K0 l! ^
如果一個電路必須加了一堆參數才能模擬出結果, 我會覺得這個電路不夠robust
; C. W% h- s- y% T0 m6 c! p: Q, R5 A我也試過用iteration什麼的加了一堆, run一個簡單的DFF 接成的除頻器都可以掉clock或跑出glitch...
' [$ m+ R& j U% m, w4 o5 z7 {從此之後我就保持option只設定accuracy 跟 method 兩樣, 頂多再設個小數幾位之類的~
" Q/ L* m/ v9 i, e6 q; G" w+ P- o9 w& `7 ~* V
當不收斂發生的時候, 我第一個會建議的是加trigger source
* d5 ]5 P% t# epower 用ramp (快或慢都可以試看看), 有多組power就多設幾個試試, power直接給DC很容易不收斂的!!
c' }/ `) V* Z6 }/ A1 j有power-down訊號的可以寫pwl 去toggle它, 也會有幫助
0 x& { y% W" ]+ d& K1 g( D再來, probe current 很容易不收斂, 可以先拿掉看看; 減少floating/unconnected nodes, 這好像都跟演算上會扯到無窮大有關
9 s' k! @6 v- b* S/ i4 @3 j5 c+ o再不行的話, 加initial condition, 去寫 .ic/ .nodeset 等等; [# ~ ^, [- `6 h- k0 H
這些試過都不行....我會先把電路拆成小block run過, 確保都正確動作後, 再check system 接線有沒有問題 t" u! p% s( y* ?& q0 F7 L$ o, L
最後, 才會去試下參數....
8 p" ^) K( M( N* M) U; g) I4 T以個人經驗, 通常加trigger source 還有不probe current, 幾乎可以解決掉八成不收斂的問題! d9 p0 L* I- V3 o m3 o4 A
記住, spice說timestep too small只是告訴你不收斂, 不是真的把timestep加大就可以跑!! |
評分
-
查看全部評分
|