FPGA如何實現Scaling？

jiming

這邊雖然在「懸賞問題」，但是好像吸引不了太多高手現身？建議壇主再想些激勵的辦法！不然蠻可惜的... 曾經聚集這麼多台灣IC菁英會員...但卻成不了「研發社群」？小弟就笨鳥先飛，再丟些問題來拋磚引玉吧！？

* n  B, c: o* H& t2 t在利用FPGA來實現Scaling時，在輸出為SVGA模式下圖像效果很好，而在XGA模式下則慘不忍睹，請問怎麼解決這個問題，用的是Xilinx的Vertirx2。

liuhh

XGA解析度比較高，SVGA可以不代表你的alogrithm很好，
其實問題還在你的設計

henrylai

可以參考一下 國外幾家大廠的專利

fpgacpld

You must be sure that,
3 @$ V/ Q, t8 U+ f7 E1. your design output meets standard SVGA HSYNC/VYNC timing
2. You must also set constraint on the ISE project, and check the timing report after
    the P&R is done. (also called STA timing report)
3. Sometimes, you must check the board, and I/O SSO issue(signal integrity....)