|
ASIC工程师
6 U. _3 \/ X7 y. P- Y公 司:High-technical IC supplie with commercial FPGA intellectual property
: d" }9 ~# O, b. g! z6 c( H! f工作地点:北京
% V( Y1 e! i# s- G& ^; \& v/ f, R$ g/ [
职位描述
j3 D2 j; q4 W s7 }1 e3 E5 {1.微电子相关专业硕士学历, 3+年ASIC前端工作经验(不含在校、实习); & U( H7 _1 B2 {5 O( m' [4 N
2.熟悉并参与过ARM或MIPS等常用SOC架构的设计、应用,对SOC架构及常用外设的工作原理有深入理解。 s0 D! ?( X* {( r$ m# E p
3.精通verilog语言,能够独立完成verilog module design,拥有良好编程习惯codingstyle。
6 O7 j g9 R4 Q+ p- ?; B& q+ {' X# o* ^4.能够独立完成单元级仿真,在系统仿真中承担部分工作。 ) i, b* e+ n. X
5.至少1次成功流片经验。
" F! G' o& G; W/ x4 b( }; X3 ~, a6.对synthesis、sta、dft等有一定了解。
T( X. e; l6 q/ K3 [7.良好的团队合作精神 % x+ H" n) a4 }' C% F h* y
( k u7 W6 N: ?: s
职位要求/ j% K% D9 Z( c( Z* _) w8 ?
全部或部分满足以下条件者优先考虑: % K# t. s9 [2 ~$ S7 B
1.有在大型asic公司工作经验,深入理解其企业文化。 , }1 Y; N7 O, ~2 _
2.熟悉验证方法学;熟练使用SystemVerilog等专用语言进行验证平台的搭建和维护。对Testcase规划、覆盖率分析、门级仿真、ATE testpattern产生等有实践经验和深入理解。
$ R' ?0 m2 ^; p. U7 r( i$ D3. 丰富的fpga emulation经验,能熟练进行板级debug,编写调试简单driver。
0 n, W, I4 F7 p9 T4.对芯片系统架构有一定理解,能进行子系统级别的独立规划设计。对以下知识中的至少2种有实际经验:
5 Q. w+ x8 R3 P/ Z/ NARM/MIPS/8051 CPU及其架构,
' h9 p' l9 L1 u: W. M% u- n5 t: rAMBA(AXI/AHB/APB) 总线、OCP,
9 i. ?. Z) J1 P& Z0 r1 dUSB(3.0/2.0/1.1,
r: L1 ^1 S) `- D) Q8 } ^( ]NAND/Nor Flash/S-flash controller - k+ W, q# O- B9 G; x, d! s" | h; V
DDR(2.0/3.0)controller/PHY
0 s, B7 w) M! {9 m" Y# ?low power design,
9 [, Q" s/ w, I$ ~4 _% jchip level clock/reset generation and control,
) H' O9 G+ l5 ~0 g8 O: E" `; oSD card controller, SATA,sim card
+ L9 G2 i9 l" p1 U) N1 Y$ Zsoc基本外设 (SPI/ GPIO/timer/WDT/I2S(SSI)/I2C/UART), 6 W! W( F8 [9 |: Y9 @7 b
Ethernet,
" h$ _5 }) b! z8 J) I" ^9 j/ g+ xJTAG, etc. |
|